[发明专利]一种基于层间差异的3D闪存读性能优化方法

说明书

本发明公开了一种基于层间差异的3D闪存读性能优化方法。三维闪存每层存储的数据表现出不同的错误特性，原始误码率具有层间差异性，使得每层存储的数据具有不同的可靠性。基于3D闪存的层间差异性，本发明提出动态LDPC纠错方法以提升3D闪存读性能。首先利用硬件测试平台研究每层存储的数据在不同保存和擦写周期下的误码率变化特征，然后根据层间原始误码率差异设计不同码长的LDPC纠错码。在具有较低误码率的层设计短码长的LDPC码，短码长的LDPC码具有较低的读写延迟。反之，在具有较高原始误码率的层，设计长码长的LDPC码，长码长的LDPC码具有较强的纠错能力，能够充分保证数据可靠性。

技术领域

本发明属于固态盘存储技术领域，更具体地，涉及一种基于层间差异的3D闪存读性能优化方法。

背景技术

3D闪存作为大容量存储设备已经得到广泛应用，但是随着数据保存时间和擦写周期的增加，存储在闪存单元中的电荷会逐渐流失，引起可靠性问题。LDPC纠错码作为主流的纠错码广泛用于3D闪存中以保证数据可靠性。

由于工艺技术的影响，3D闪存每层存储的数据可靠性具有层间差异性。当受到保存和擦写周期影响时，每层的原始误码率表现出不同的特性。原始误码率的层间差异导致不同的存储层具有不同的读性能。

然而，现有的LDPC码在进行编码的过程中，没有充分考虑层间差异对编译码性能的影响，增加了编译码延迟，降低了3D闪存整体读性能。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种基于层间差异的3D闪存读性能优化方法。其技术原理在于，首先利用FPGA硬件测试平台对3D闪存每层的错误特征进行测试，统计分析每层的原始误码率受保存和擦写周期影响时的变化规律，研究3D闪存层间差异特征。然后基于误码率的层间差异性，设计不同码长的LDPC纠错码，保证数据存储可靠性的同时提升编译码效率和3D闪存读写性能。对具有较低误码率的层设计短码长LDPC码，短码长LDPC码能够降低编译码时间复杂度，提升编译码性能和降低编译码延迟。对具有较高误码率的层设计长码长LDPC纠错码，长码长LDPC纠错码具有较强的纠错能力，能够较有效的保证数据可靠性。本发明基于3D闪存层间错误特征差异性动态调整LDPC纠错码的码长从而能够解决现有LDPC引起高的编译码延迟的和降低3D闪存读写效率的技术问题。

为实现上述目的，按照本发明的一个方面，提供了一种基于层间差异的3D闪存读性能优化方法，其是应用在闪存系统中，所述方法包括以下步骤：

(1)设置3D闪存擦除周期为PE。其中PE的取值集合为{0,0.5k,1k,1.5k,2k,2.5k,3k,3.5k,4k,4.5k,5k,5.5k,6k}。

(2)标记PE为i,i初始化为0。

(3)将随机生成的数据逐层写入3D闪存芯片中，并将原始数据放入缓存中。将存储在3D闪存单元中的数据读出，并与原始数据进行比较获得PE为i时的原始误码率。

(4)将3D闪存磨损到i＝i+0.5k。

(5)判断i是否小于等于6k。

(6)如果是，则重复执行步骤(3)和(4)，分别记录不同PE段的原始误码率变化。

(7)如果否，则统计在相同的PE下，对3D闪存存储层进行分类，将具有相同或相近误码率的层归为一类。

(8)将整个存储层分为N类，其中N可以取3,4或5，可以根据需求调整分类数目。

(9)将原始数据进行编码时，首先判断原始数据要写入的层，然后判断该写入的层属于的分类，最后选取相应的码长进行编码。

(10)将编码之后的数据写入3D闪存页中。