[发明专利]采用多芯片堆叠结构的功率分立器件及其制备方法

说明书

本发明属于功率器件封装结构的技术领域，具体涉及一种采用多芯片堆叠结构的功率分立器件及其制备方法，采用多芯片堆叠结构的功率分立器件包括散热基板；至少两个芯片，其分别粘接在所述散热基板上，或者所述至少两个芯片以堆叠的方式粘接在所述散热基板上；其中，所述至少两个芯片与所述散热基板之间，或者所述至少两个芯片之间，均设有导电银浆层；其中，所述导电银浆层的点胶图案为星状或者十字状。采用多芯片堆叠结构的功率分立器件的制备方法可以制备上述采用多芯片堆叠结构的功率分立器件。本发明提供的采用多芯片堆叠结构的功率分立器件及其制备方法，既能保证功率器件的散热要求，又实现大功率器件封装结构小型化的目的。

技术领域

本发明属于功率器件封装结构的技术领域，具体涉及一种采用多芯片堆叠结构的功率分立器件及其制备方法。

背景技术

近年来，第三代半导体材料(主要包括SiC、GaN、金刚石等)正凭借其优越的性能和巨大的市场前景，成为全球半导体市场争夺的焦点。和第一代、第二代半导体材料相比，第三代半导体材料具有高热导率、高击穿场强、高饱和电子漂移速率和高键合能等优点，可以满足现代电子技术对高温、高功率、高压、高频以及抗辐射等恶劣条件的新要求，是半导体材料领域有前景的材料。

第三代半导体材料大多应用在功率器件中，随着功率器件的发展，对封装产品的要求越来越高，产品厚度薄型化，体积小型化，功能多型化已成主流，大功率小体积的封装技术需求市场越来越大，其大功率、高散热、小体积顺应功率器件的发展趋势。产品的功率在增加，功能在增多，对封装芯片的集成度，芯片数量，器件散热性能要求在不断提高，而封装体积则趋向小型化，为了达到这个目的就必须采用多芯片的堆叠封装结构且需要选用高导热材质作为封装材料。

在GaN(氮化镓)或SiC(氮化硅)采用多芯片堆叠结构的功率分立器件封装过程中，由于大电流大电压的存在，普通的粘片胶不能满足导热要求，使用焊料粘片又比较难实现芯片的堆叠封装，为了实现封装结构小型化，且要保证散热及提高器件的耐压性能，需要开发一种新的器件结构、运用新的封装材料来保证器件的可靠性。

为了解决这些问题，本发明提供了一种采用多芯片堆叠结构的功率分立器件及其制备方法。

发明内容

本发明的一个目的是解决至少上述问题和/或缺陷，并提供至少后面将说明的优点。

本发明还有一个目的是提供采用多芯片堆叠结构的功率分立器件，其既能保证功率器件的散热要求，又实现了大功率器件封装结构小型化。

本发明还有一个目的是提供采用多芯片堆叠结构的功率分立器件的制备方法，其制备过程简单易操作，环保无污染，制备出来的功率分立器件，其既能保证功率器件的散热要求，又实现了大功率器件封装结构小型化。

为了实现根据本发明的这些目的和其它优点，本发明提供了采用多芯片堆叠结构的功率分立器件，包括：

散热基板；

至少两个芯片，其分别粘接在所述散热基板上，或者所述至少两个芯片以堆叠的方式粘接在所述散热基板上；

其中，所述至少两个芯片与所述散热基板之间，或者所述至少两个芯片之间，均设有导电银浆层；

其中，所述导电银浆层的点胶图案为星状或者十字状。

优选的是，所述导电银浆层为纳米烧结银浆层，所述纳米烧结银浆层的厚度为25um～50um。

优选的是，所述至少两个芯片包括第一芯片和第二芯片，所述第一芯片和所述第二芯片分别通过所述纳米烧结银浆层粘接在所述散热基板上；或者所述第一芯片粘接在所述散热基板上，所述第二芯片粘接在所述第一芯片上，所述第一芯片与所述散热基板之间，所述第二芯片和所述第一芯片之间均通过所述纳米烧结银浆层粘接。

优选的是，所述散热基板上设置导通孔，所述导通孔中电镀金属层，或者加入铜柱；