[发明专利]一种改善EMI的深沟槽MOS器件及其制造方法

说明书

本发明公开了一种改善EMI的深沟槽MOS器件及其制造方法。该器件包括衬底、若干层中间外延层和表面外延层，中间外延层和表面外延层内形成有沟槽，沟槽的底部设置在最底层的中间外延层内，沟槽内填充有第二导电类型的杂质，沟槽的两侧的每层中间外延层上侧形成若干个第一导电类型的pillar，第一导电类型的pillar的端部深入至沟槽的内部。本发明通过在沟槽的两侧设置若干个第一导电类型的pillar，从而改变沟槽内的第二导电类型的pillar的形状，使得开关过程中，Coss的充放电会变缓，减小了开关震荡，降低了开关噪声，EMI性能得到提升；且由于未增加整体的EPI厚度及光罩层，成本也不会增加。

技术领域

本发明涉及半导体技术领域，具体涉及一种改善EMI的深沟槽MOS器件及其制造方法。

背景技术

普通DeepTrench超结MOS功率管的剖面图由于其工艺方法的特征，导致P-pillar形貌在是垂直平滑的；在对EMI有高要求的电源适配器类型应用中，P-pillar平滑的形貌会导致MOS开关过程中，Coss充放电快，震荡大，噪声多，EMI性能不佳。因此，有必要进行改进。

发明内容

本发明的目的是针对现有技术存在的不足，提供一种改善EMI的深沟槽MOS器件及其制造方法。

为实现上述目的，在第一方面，本发明提供了一种改善EMI的深沟槽MOS器件的制造方法，包括以下步骤：

步骤1，提供第一导电类型的衬底，在所述衬底上制作若干层中间外延层，每层中间外延层的上侧注入形成有第一导电类型的重掺杂层，在最上层中间外延层上侧制作表面外延层；

步骤2，在所述表面外延层上长掩蔽层，在有源区内的掩蔽层上制作JEFT注入开口，并通过所述JEFT注入开口对表面外延层进行JEFT注入操作，以在表面外延层上形成JEFT注入区；

步骤3，在所述掩蔽层上制作沟槽开口，并通过所述沟槽开口在表面外延层和中间外延层上制作沟槽，沟槽的底部设置在最底层的中间外延层内，向所述沟槽内填充第二导电类型的杂质；

步骤4，执行退火操作，以将所述重掺杂层退火形成端部深入至沟槽内部的第一导电类型的pillar；

步骤5，在表面外延层、JEFT注入区和沟槽的上侧长氧化层，并将有源区内的氧化层去除，仅保留终端区的氧化层；

步骤6，在所述氧化层和有源区内的表面外延层的上侧长栅氧化层，在有源区内的栅氧化层的上侧沉积多晶，并进行多晶掺杂，并刻蚀掉沟槽上侧以及有源区与终端区之间的多晶及栅氧化层；

步骤7，在有源区内多晶两侧的表面外延层及多晶执行杂质注入和推阱操作，以形成第一导电类型的重掺杂区，同时对多晶重掺杂；

步骤8，在所述表面外延层、沟槽、第一导电类型的重掺杂区和多晶的上侧沉积介质层，在所述介质层上刻蚀形成连接孔；

步骤9，在所述介质层的上侧及连接孔内溅射形成金属层，并将所述金属层刻蚀形成栅区和源区。

进一步的，所述第一导电类型的重掺杂层的注入元素为磷，注入的能量60-80KeV，注入的剂量1E12-3E12。

进一步的，所述中间外延层包括6至8层。

进一步的，在步骤4中的退火操作前，还在沟槽四周的表面外延层内注入形成有第二导电类型的结区，所述沟槽的上端外侧与第二导电类型的结区连接。

进一步的，每层中间外延层的电阻率为1-3Ω.cm，且其厚度为5-7um。