[发明专利]存储系统深度空闲电力模式

权利要求书

1.一种主机系统，其包括：

主机装置，所述主机装置包括主机处理器；

存储系统，所述存储系统包括至少一个非易失性存储器装置和耦接到所述至少一个非易失性存储器装置的控制电路系统；以及

通信接口，所述通信接口位于所述主机装置与所述存储系统之间，所述通信接口被配置成实现所述主机装置与所述存储系统之间的通信，

其中所述存储系统被配置成通过所述通信接口从所述主机装置接收命令，

其中所述主机装置被配置成控制所述存储系统的电力模式，所述电力模式包括活动电力模式、空闲电力模式和深度空闲电力模式，其中所述通信接口被配置成在所述活动电力模式下置于活动状态并且在所述空闲电力模式和所述深度空闲电力模式下置于休眠状态，并且

其中在完成操作之后，所述控制电路系统被配置成从所述活动电力模式转变为所述空闲电力模式，所述空闲电力模式具有第一电力水平和第一退出时延，并且

其中在进入所述空闲电力模式之后的第一阈值时间之后，所述控制电路系统被配置成将存储在所述存储系统的易失性存储器中的主机数据移动到所述存储系统的非易失性存储器并且转变为深度空闲电力模式，所述深度空闲电力模式具有低于所述第一电力水平的第二电力水平和高于所述第一退出时延的第二退出时延。

2.根据权利要求1所述的主机系统，

其中所述电力模式进一步包括睡眠电力模式，

其中在进入所述深度空闲电力模式之后的第二阈值时间之后，所述控制电路系统被配置成从所述深度空闲电力模式转变为所述睡眠电力模式，所述睡眠电力模式具有低于所述第二电力水平的第三电力水平和高于所述第二退出时延的第三退出时延，并且

其中所述第一退出时延、所述第二退出时延和所述第三退出时延分别包含从所述空闲电力模式、所述深度空闲电力模式和所述睡眠电力模式转变为所述活动电力模式所需的时间。

3.根据权利要求2所述的主机系统，

其中所述主机装置被配置成在所述深度空闲电力模式下保留到所述存储系统的VCC并且在所述睡眠电力模式下禁用到所述存储系统的VCC。

4.根据权利要求2所述的主机系统，

其中所述控制电路系统被配置成在完成所有未决操作之后从所述活动电力模式转变为所述空闲电力模式，并且

其中所述第二阈值时间比所述第一阈值时间大至少一个数量级并且所述第三退出时延比所述第二退出时延大至少一个数量级。

5.根据权利要求1所述的主机系统，

其中所述第二退出时延比所述第一退出时延大至少一个数量级并且所述第二电力水平比所述第一电力水平低至少一个数量级，并且

其中所述第一电力水平包括第一电流限制并且所述第二电力水平包括第二电流限制。

6.根据权利要求1所述的主机系统，其包括：

单向电力状态信号接口，所述单向电力状态信号接口与所述通信接口分离，所述单向电力状态信号接口被配置成向所述主机装置提供所述存储系统准备好进入省电电力模式的指示，

其中所述主机装置被配置成响应于所提供的指示而从所述存储系统移除VCC。

7.一种设备，其包括：

存储系统，所述存储系统包括至少一个非易失性存储器装置、耦接到所述至少一个非易失性存储器装置的控制电路系统以及被配置成从主机装置接收命令的接口电路系统，

其中在完成操作之后，所述控制电路系统被配置成从活动电力模式转变为空闲电力模式，所述空闲电力模式具有第一电力水平和第一退出时延，并且

其中在进入所述空闲电力模式之后的第一阈值时间之后，在未从所述主机装置接收到命令的情况下，所述控制电路系统被配置成将存储在所述存储系统的易失性存储器中的主机数据移动到所述存储系统的非易失性存储器并且转变为深度空闲电力模式，所述深度空闲电力模式具有低于所述第一电力水平的第二电力水平和高于所述第一退出时延的第二退出时延。