[发明专利]自对准双重图形的形成方法及半导体结构

说明书

一种自对准双重图形的形成方法及半导体结构，能够解决使用自对准双重成像来制备半导体时半导体结构的形貌不对称的问题，提高使用所述半导体结构的良率。所述自对准双重图形的形成方法，包括以下步骤：提供衬底；在所述衬底上表面依次形成第一掩膜层、第二掩膜层和第三掩膜层，并从所述第三掩膜层上表面沿垂直所述衬底上表面的方向向下刻蚀，直至形成暴露所述第一掩膜层上表面的第一沟槽；去除所述第三掩膜层及部分去除所述第一掩膜层，使加深所述第一沟槽的深度；在所述第一沟槽内壁形成间隔层，并在所述第一沟槽内填充第四掩膜层；部分去除所述间隔层，形成暴露所述衬底的第二沟槽。

技术领域

本发明涉及半导体制备领域，尤其涉及自对准双重图形的形成方法及半导 体结构。

背景技术

随着半导体技术的发展，半导体结构的尺寸逐渐缩小，通过普通的光刻方 法很有可能难以定义图形，因此，自对准双重成像(Self-aligned Double Patterning，SADP)技术开始发展。在这种工艺中，首先形成芯轴，再形成侧 墙结构，在将芯轴结构移除掉之后，以剩余的侧墙结构来定义后续图形的关键 尺寸，这种技术有利于在目标半导体结构表面形成小尺寸的图形。

然而，在使用所述自对准双重成像技术制造半导体结构时，经常会出现半 导体结构形貌不对称的问题，这严重影响了使用所述自对准双重成像技术制造 半导体结构的良率。

发明内容

本发明提出了一种自对准双重图形的形成方法及半导体结构，能够解决使 用自对准双重成像来制备半导体时半导体结构的形貌不对称的问题，提高使用 所述半导体结构的良率。

为了解决上述问题，以下提供了一种自对准双重图形的形成方法，包括以 下步骤：提供衬底；在所述衬底上表面依次形成第一掩膜层、第二掩膜层和第 三掩膜层，并从所述第三掩膜层上表面沿垂直所述衬底上表面的方向向下刻 蚀，直至形成暴露所述第一掩膜层上表面的第一沟槽；去除所述第三掩膜层及 部分去除所述第一掩膜层，使加深所述第一沟槽的深度；在所述第一沟槽内壁 形成间隔层，并在所述第一沟槽内填充第四掩膜层；部分去除所述间隔层，形 成暴露所述衬底的第二沟槽。

可选的，形成多个暴露所述第一掩膜层上表面第一沟槽，且相邻两第一沟 槽之间的距离相等。

可选的，形成多个暴露所述衬底的第二沟槽，且相邻两第二沟槽之间的距 离相等。

可选的，在所述第一沟槽内壁形成间隔层，并在所述第一沟槽内填充第四 掩膜层时，包括：形成覆盖所述第一掩膜层和第二掩膜层表面的间隔层；在所 述第一沟槽内填充第四掩膜层；去除位于所述第二掩膜层上表面高度以上的间 隔层和第四掩膜层，以使所述间隔层的顶表面、所述第二掩膜层的上表面以及 所述第四掩膜层的上表面齐平。

可选的，形成覆盖所述第一掩膜层和第二掩膜层表面的间隔层时，包括： 控制位于所述第一沟槽底部的所述间隔层的上表面与所述第二掩膜层的底面 齐平。

可选的，在所述第一沟槽内填充第四掩膜层时，包括：控制所述第四掩膜 层的上表面与所述间隔层的上表面齐平，或高于所述间隔层的上表面。

可选的，部分去除所述间隔层和所述第一掩膜层，形成暴露所述衬底的第 二沟槽，以在所述衬底表面形成第一掩膜结构和第二掩膜结构，且所述第一掩 膜结构包括所述第一掩膜层和第二掩膜层，所述第二掩膜结构包括第一掩膜 层、间隔层和第四掩膜层，且所述第一掩膜结构和第二掩膜结构交替设置。

可选的，所述去除位于所述第二掩膜层上表面高度以上的间隔层和第四掩 膜层，包括：采取化学机械研磨工艺，去除位于所述第二掩膜层上表面高度以 上的间隔层和第四掩膜层。

可选的，采用原子层沉积、化学气相沉积或物理气相沉积的方法中的至少 一种形成所述间隔层。

可选的，部分去除所述第一掩膜层包括：部分去除所述第一掩膜层，以使 得所述第一沟槽被加深2nm至10nm。