[发明专利]半导体结构在审
申请号: | 202010668309.3 | 申请日: | 2020-07-13 |
公开(公告)号: | CN112599482A | 公开(公告)日: | 2021-04-02 |
发明(设计)人: | 杨士亿;詹佑晨;李明翰;陈海清;眭晓林 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L23/528;H01L23/532;H01L21/768 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 傅磊;黄艳 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 | ||
提供半导体结构。半导体结构包括第一导电结构,埋置于第一介电层中;通孔结构,位于第一导电结构上;第二导电结构,位于通孔结构上;以及石墨烯层,位于第一导电结构的至少一部分上。通孔结构电性耦接第一导电结构至第二导电结构。
技术领域
本发明实施例关于半导体结构,更特别关于通孔结构中的石墨烯层。
背景技术
集成电路产业已经历指数成长。集成电路材料与设计的技术进展,使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中,功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。
尺寸缩小亦会增加处理与制造集成电路的复杂性。为实现这些进展,集成电路的处理与制造方法亦需类似发展。举例来说,应理解内连线结构的不同层的导电结构(如通孔结构与金属线结构)之间的非刻意对不准,可能造成接点面积缩小与接点电阻增加。电阻增加对较小技术节点而言的问题更大,因电阻增加会抵消节点尺寸缩小所改善的任何效能。此外,对不准会增加未绝缘的一对导电结构之间的短路风险,造成装置的可信度问题。由于对不准难以消除,因此仍需改善现有的内连线技术以解决这些问题。
发明内容
本发明一实施例提供半导体结构,其包括第一导电结构,埋置于第一介电层中;通孔结构,位于第一导电结构上;第二导电结构,位于通孔结构上;以及石墨烯层,位于第一导电结构的至少一部分上。通孔结构电性耦接第一导电结构至第二导电结构。
本发明另一实施例提供半导体结构,其包括第一导电结构与第二导电结构埋置于第一介电层中,并隔有第一介电层的一部分;第一石墨烯层,位于第一导电结构上;第二石墨烯层,位于第二导电结构的至少第一部分上;第二介电层,位于第一介电层的部分上;以及第三导电结构,位于第二导电结构的第二部分上。第三导电结构的底部与第一石墨烯层横向地隔有第二介电层。
本发明又一实施例提供集成电路装置的制造方法。提供半导体基板,其具有层间介电层于其上。形成第一导电结构与第二导电结构于层间介电层中。形成石墨烯层。石墨烯层的第一部分形成于第一导电结构上,且石墨烯层的第二部分形成于第二导电结构上。形成介电层于石墨烯层未覆盖的层间介电层的部分上。形成通孔结构于第一导电结构上。通孔结构与第二导电结构隔有介电层。
附图说明
图1是本发明多种实施例中,制作内连线结构的方法的流程图。
图2A与2B、3A至3E、4A至4G、与6A至6J是本发明多种实施例中,半导体装置的内连线结构于多种制作阶段中的部分剖视图。
图5是本发明多种实施例中,形成石墨烯层于导电结构上的方法的流程图。
附图标记说明:
100,300A,300B:方法
102,104,106A,106B,108A,108B,110B,112B,114,116,304B,306B,308B:步骤
200:半导体装置
205:初始结构
206:基板
208:多层内连线结构
210:层间介电层
212,214:导电结构
216:阻障层
218:选择性金属盖层
219:选择性阻挡层
220:石墨烯层
220A:非晶碳层
222:选择性蚀刻停止层
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010668309.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种附加无功补偿的柔性消弧变换器及其控制方法
- 下一篇:声音设备及其声音方法