[发明专利]一种基于FPGA高吞吐反向散射细粒度移频编码方法

权利要求书

1.一种基于FPGA高吞吐反向散射细粒度移频编码方法，其特征在于该方法包括构建32位相位累加器，使用Matlab数据分析软件辅助构造的65536个离散键值对的正弦信号寄存器，细粒度频率发生算法、步长计算公式，在接收端使用改进的分数阶傅里叶变换进行解码，从而获得高吞吐编码的基础频率，最终在系统上实现高吞吐低功耗的通信方法；

该方法包括如下步骤：

步骤1、根据LoRa信号的时域和频域特征，设计基于LoRa信号的反向散射通信编码调制方案；在FPGA内部产生不同的移频频率，在同一时间上可以对频带拼接的chirp信号进行细粒度可选择性移频，通过移频量的选择对信号进行高吞吐编码；使用盲chirp调制算法进行调制传输信息，通过对检测到的Lora包中chirp分别进行上下移频，拼接成一个新的chirp信号进行“1”、“0”的传输；

步骤2、针对所选芯片内存资源情况，在相同环境下进行测试系统，根据实验结果选择累加器位数，直到获得最高吞吐通信，构建出32位相位累加器；

用Verilog语言在Libero中定义一个32位相位累加器；在FPGA中定义内存能存储的最大整形常量：INT_MAX，在同一模块下定义32位累加变量address_temp和累加步长变量span_fre；

用晶振给累加器模块提供边沿触发条件，累加值与INT_MAX进行比较，条件判断复位，实现32位自动复位相位累加器；

相位累加器输入端由以下几个模块构成：

时钟输入信号：相位累加器是一个时序逻辑电路，外接板载晶振的输入频率作为累加器的累加频率；

待编码数据输入：由传感器所提供的传感器信息，在模块内部预处理为待编码数据，作为累加步长；

地址位输出：以时钟输入信号作为频率，对32位累加变量address_temp增加步长，再取32位累加器的前16位数据作为地址输出，传入到后端寄存器模块中，作为采样点进行相位采样；

步骤3、依据系统功耗-鲁棒性互斥特性，在不同应用场景下，选择搭建65536、131072、262144个点的相位-幅值键值对的正弦信号寄存器；

在PC机上使用Matlab数据分析软件辅助生成一个0-2π完整周期的标准正弦模拟信号，对其相位做2¹⁶份等分离散处理，获取65536个相位-幅值对的离散查找表；将离散查找表用Verilog在Libero中实现，生成一个正弦波形寄存器；

步骤4、将累加器、信号寄存器通过Verilog硬件描述语言实现，嵌入用于LoRa反向散射信号的编码调制算法，用以对传感器获取的数据进行编码调制；

进行编码调制通过分频模块、时钟计数模块、传感器数据编码模块、细粒度频率发生模块实现；

分频模块将板载晶振输出的信号按照其具体情况进行分频或倍频后提供给时钟计数模块；

时钟计数模块在系统检测到LoRa信号后开始工作，根据LoRa包结构计算出LoRa信号premble的持续时长，将时间累计到LoRa信号payload部分，此时可以选择定位到反向散射Lora信号中用于编码的chirp起始位置，并以chirp持续时长为周期，向传感器数据编码模块提供编码时钟触发信号；

传感器数据编码模块获取温湿度等传感器数据后，由基于LoRa信号的反向散射通信编码调制方案提供的数据—移频频率对应表，通过步长换算公式，将待编码信息所对应的预期移频频率转换成相应的频率选择步长，再通过细粒度频率发生模块得到编码数据对应的移频频率；

细粒度频率发生模块，由相位累加器模块和离散正弦查找表构成，累加器在时钟上升沿进行计数累加，并实时将累加器变量值作为信号采样坐标提供给正弦信号寄存器，正弦信号寄存器采样后，在细粒度频率发生模块中产生了预期的移频频率，最终进行二值化处理，输出为方波形式的移频频率；

步骤5、接收端通过USRP设备获取发送端编码调制后的信号，在PC上采用分数阶傅里叶变换进行解码，实现收发双发完整的通信过程；

根据LoRa信号线性调频特性，在对LoRa信号内的upchirp乘一个标准downchirp后，做快速傅里叶变换，在频域上会出现一个能量集中点，这个点在chirp的中心频率上。