[发明专利]与非型闪速存储器及其制造方法

权利要求书

1.一种三维结构的与非型闪速存储器，包括：

基板；

下部导电层，形成于所述基板内或所述基板上；

多个层叠体，在所述下部导电层上沿第一方向延伸，且所述多个层叠体分别包括自所述基板沿垂直方向层叠的绝缘体与导电体的层叠；

多个沟道层叠体，沿着所述多个层叠体的其中一个侧面分开地配置，且所述多个沟道层叠体分别包括包含电荷蓄积层的绝缘层及沟道薄膜，所述绝缘层及所述沟道薄膜自所述基板沿垂直方向延伸，所述沟道薄膜的下端部电连接于所述下部导电层；以及

多个上部导电层，沿与所述第一方向正交的第二方向延伸，且所述多个上部导电层分别配置于所述多个沟道层叠体上，并与交叉的所述沟道薄膜的上端部电连接。

2.根据权利要求1所述的闪速存储器，其中

所述多个沟道层叠体沿所述第一方向以第一间距配置，一个与非串包括所述一个沟道层叠体。

3.根据权利要求2所述的闪速存储器，其中

所述多个层叠体沿所述第二方向以第二间距配置，一个存储单元的平面尺寸由所述第一间距及所述第二间距规定。

4.根据权利要求1所述的闪速存储器，其中

一个层叠体包括所述其中一个侧面及与所述其中一个侧面相向的另一个侧面，在所述第二方向上相邻的第一层叠体的其中一个侧面与第二层叠体的另一个侧面之间配置有所述沟道层叠体及所述绝缘体。

5.根据权利要求1至4中任一项所述的闪速存储器，其中

所述上部导电层为位线，所述下部导电层为源极线，所述层叠体的形成于最上层的导电体为位线侧选择晶体管的栅极，形成于最下层的导电体为源极线侧选择晶体管的栅极。

6.根据权利要求5所述的闪速存储器，其中

所述层叠体的最上层的所述导电体与最下层的所述导电体之间的导电体为存储单元的晶体管的栅极，并且连接于对应的字线。

7.一种闪速存储器的制造方法，是三维结构的与非型闪速存储器的制造方法，具有：

在基板内或所述基板上形成下部导电层的步骤；

在所述下部导电层上形成交替地层叠绝缘体与导电体而成的堆栈的步骤；

以到达所述下部导电层的深度对所述堆栈进行蚀刻而形成沿第一方向延伸的多个层叠体的步骤；

在包含所述多个层叠体的所述基板整个面形成沟道层叠体的步骤；

以沿着所述多个层叠体各自的其中一个侧面分开地配置的方式对所述沟道层叠体进行蚀刻的步骤；

在所述沟道层叠体上形成沿与第一方向正交的第二方向延伸的多个上部导电层的步骤；以及

使所述多个上部导电层分别与交叉的所述沟道层叠体的上端部电连接的步骤。

8.根据权利要求7所述的闪速存储器的制造方法，其中

形成所述沟道层叠体的步骤包括：形成第一绝缘层的步骤；在所述第一绝缘层上形成电荷蓄积层的步骤；在所述电荷蓄积层上形成第二绝缘层的步骤；以及在所述第二绝缘层上形成沟道薄膜的步骤。

9.根据权利要求7所述的闪速存储器的制造方法，其中

所述连接步骤包括在形成于所述沟道层叠体上的绝缘膜形成接触孔的步骤，所述上部导电层经由所述接触孔电连接于所述沟道层叠体的上端部。

10.根据权利要求7所述的闪速存储器的制造方法，其中

所述制造方法还包括：在对所述沟道层叠体进行蚀刻的步骤后，以覆盖所述多个沟道层叠体及所述多个层叠体的方式形成绝缘膜的步骤；以及使所述绝缘膜平坦化而使所述沟道层叠体露出的步骤。

11.根据权利要求7所述的闪速存储器的制造方法，其中

所述下部导电层膜厚与对所述堆栈进行蚀刻时在所述下部导电层的表面上所形成的阶差或凹部相比足够大。

12.根据权利要求7所述的闪速存储器的制造方法，其中

所述下部导电层膜厚与对所述沟道层叠体进行蚀刻时在所述下部导电层的表面上所形成的阶差或凹部相比足够大。