[发明专利]用于写回指令执行结果的装置和方法、处理装置

说明书

本公开描述了用于写回指令执行结果的装置和方法，涉及处理器技术领域。具体实现方案为：一种用于写回指令执行结果的装置，包括：第一写端口，被耦合在具有第一执行延迟的第一执行单元与寄存器堆之间，并且被配置为从第一执行单元接收第一执行结果，并且基于第一写地址将第一执行结果写回到寄存器堆中的第一寄存器单元；以及第二写端口，被耦合在具有与第一执行延迟不同的第二执行延迟的第二执行单元与寄存器堆之间，并且被配置为从第二执行单元接收第二执行结果，并且基于第二写地址将第二执行结果写回到寄存器堆中的第二寄存器单元，其中第一写端口未被耦合到第二执行单元，并且第二写端口未被耦合到第一执行单元。

技术领域

本公开涉及计算机技术，更具体地涉及处理器技术。

背景技术

在处理器中，通常采用指令流水线以便提高由处理器执行指令的效率。指令流水线是指将一条指令的操作分成多个的步骤，每个步骤由专门的电路单元完成。指令流水线通常被划分为取指(IF)、译码(ID)、执行(EXE)、写回(WB)等阶段。在指令被顺序发射、部分乱序执行、乱序写回的处理器核中，在取指阶段中每个周期取指一条指令，在执行阶段中指令根据不同功能而进入对应执行延迟的执行单元，执行单元在每个周期执行一条指令，并且最终计算或执行的结果乱序写回到寄存器堆中。在指令流水线中提高写回效率对提升处理器整体性能非常关键。

发明内容

本公开提供了用于写回指令执行结果的装置和方法、处理装置、电子设备以及存储介质。

根据本公开的一方面，提供了一种用于写回指令执行结果的装置。该装置包括：第一写端口，被耦合在具有第一执行延迟的第一执行单元与寄存器堆之间，并且被配置为从所述第一执行单元接收第一执行结果，并且基于第一写地址将所述第一执行结果写回到所述寄存器堆中的第一寄存器单元；以及第二写端口，被耦合在具有与所述第一执行延迟不同的第二执行延迟的第二执行单元与所述寄存器堆之间，并且被配置为从所述第二执行单元接收第二执行结果，并且基于第二写地址将所述第二执行结果写回到所述寄存器堆中的第二寄存器单元，其中所述第一写端口未被耦合到所述第二执行单元，并且所述第二写端口未被耦合到所述第一执行单元。

根据本公开的另一方面，提供了一种处理装置。该装置包括：寄存器堆，包括多个寄存器单元；多个执行单元，被配置为分别执行指令并且以执行延迟来输出执行结果；以及多个写端口，每个写端口被配置为根据所述多个执行单元的执行延迟，被耦合在具有对应执行延迟的执行单元与所述多个寄存器单元之间，从具有所述对应执行延迟的执行单元接收执行结果，并且将所述执行结果写回到所述多个寄存器单元中与写地址相对应的任一个寄存器单元。

根据本公开的另一方面，提供了一种用于写回指令执行结果的方法，包括：通过第一写端口，从具有第一执行延迟的第一执行单元接收第一执行结果，并且基于第一写地址将所述第一执行结果写回到寄存器堆中的第一寄存器单元；以及通过第二写端口，从具有与所述第一执行延迟不同的第二执行延迟的第二执行单元接收第二执行结果，并且基于第二写地址将所述第二执行结果写回到所述寄存器堆中的第二寄存器单元，其中所述第一写端口未被耦合到所述第二执行单元，并且所述第二写端口未被耦合到所述第一执行单元。

根据本公开的另一方面，提供了一种电子设备。该电子设备包括：至少一个处理器；以及与所述至少一个处理器通信耦合的存储器，其中所述存储器存储有由所述至少一个处理器可执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述方法。

根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质。该计算机指令用于使计算机执行上述方法。

根据本公开的实施例的技术方案解决了由于在指令流水线中针对写端口设置缓存单元以及增加反馈通路引起的问题，能够减少流水线阻塞，显著提升流水线效率，减少资源开销，减轻时序压力，并且提升处理器频率，从而提高整个处理器的性能。