[发明专利]一种高可靠性合路器

权利要求书

1.一种高可靠性合路器，其特征在于，包括FPGA控制单元、第一滤波器、第二滤波器、第三滤波器、第一3dB电桥、第二3dB电桥及50Ω负载；

第一信道连接第一3dB电桥的0dB端口，第一3dB电桥的ISO端口经50Ω负载接地，第一3dB电桥的两-3dB端口分别经第一滤波器、第二滤波器连接第二3dB电桥的两-3dB端口，第二3dB电桥的0dB端口连接天线，第二3dB电桥的ISO端口经第三滤波器连接第二信道；

FPGA控制单元分别连接第一滤波器、第二滤波器、第三滤波器，FPGA控制单元用于控制第一滤波器和第二滤波器切换第一信道的频点，控制第三滤波器切换第二信道的频点；

FPGA控制单元还用于判断第一信道和第二信道的工作状态，若第一信道和第二信道均工作在接收状态则获取第一信道和第二信道的工作频率，计算第一信道与第二信道工作频率的间隔，在第一信道与第二信道工作频率的间隔小于预设的最小频率间隔时控制第一滤波器和第二滤波器中的一个工作于带外。

2.如权利要求1所述的高可靠性合路器，其特征在于，第三滤波器包括电感L1～L4、电感L7～L9及变容二极管对C1～C2；

第二3dB电桥的ISO端口依次经串联的电感L1、电感L3、电感L4、电感L7、电感L9连接第一信道，电感L1与电感L3的公共端经电感L2接地，电感L3与电感L4的公共端经变容二极管对C1接地，电感L7与电感L9的公共端经电感L8接地，电感L4与电感L7的公共端经变容二极管对C2接地，变容二极管对C1与变容二极管对C2的负极均连接FPGA控制单元。

3.如权利要求2所述的高可靠性合路器，其特征在于，第三滤波器还包括电感L5～L6，电感L6串联接入电感L4与电感L7之间，电感L4与电感L6的公共端经电感L5接地，变容二极管对C2接在电感L6与电感L7之间。

4.如权利要求2所述的高可靠性合路器，其特征在于，第三滤波器还包括电阻R1～R9，电阻R6为热敏电阻，电阻R1～R9接入变容二极管对C1、变容二极管对C2的负极与FPGA控制单元之间；

变容二极管对C1的负极依次经串联的电阻R1、电阻R2、电阻R3、电阻R4连接变容二极管对C2的负极，电阻R1与电阻R2的公共端经电阻R8接地，电阻R3与电阻R4的公共端经电阻R9接地，电阻R6与电阻R7串联后再与电阻R5并联，电阻R2与电阻R3的公共端连接电阻R5与电阻R6的公共端，电阻R5与电阻R7的公共端连接FPGA控制单元。

5.如权利要求2～4任一所述的高可靠性合路器，其特征在于，FPGA控制单元包括FPGA、参数存储器及DA转换模块，FPGA控制单元控制第三滤波器切换第二信道的频点的步骤包括：

FPGA接收来至外界的频率控制信息；

FPGA通过频率信息映射出参数存储器地址；

FPGA读取已经写入参数存储器中的电压参数信息；

FPGA将电压参数信息送至DA转换模块进行数模转换；

DA转换模块输出电压至变容二极管对C1和变容二极管对C2的负极。

6.如权利要求5所述的高可靠性合路器，其特征在于，参数存储器为24FC1025系列EEPROM；

所述FPGA读取已经写入存储器中的电压参数信息，包括：

FPGA发送一个开始位，在时钟为高电平时将数据线拉低；

FPGA发送写命令字，在参数存储器返回ACK后，FPGA通过数据线将所要读取的数据地址发送至参数存储器，参数存储器重新返回ACK；

FPGA再次发送开始位，并将读命令字发送至数据线；

参数存储器正确接收读命令字后返回ACK，开始把所要读取的数据按位送至数据线。