[发明专利]输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法在审
申请号: | 202010684685.1 | 申请日: | 2020-07-16 |
公开(公告)号: | CN112242839A | 公开(公告)日: | 2021-01-19 |
发明(设计)人: | A·A·坎普;R·潘迪 | 申请(专利权)人: | 半导体元件工业有限责任公司 |
主分类号: | H03K19/018 | 分类号: | H03K19/018 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 刘倜 |
地址: | 美国亚*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输出 缓冲器 用于 操作 连接 主机 设备 接收 之间 多模态 方法 | ||
1.一种输出缓冲器,其特征在于,包括:
输出焊盘;
多个晶体管,其中每个晶体管包括源极端子、漏极端子、栅极端子和体端子,所述多个晶体管包括:
第一晶体管,其与第二晶体管并联连接;其中所述第一晶体管和所述第二晶体管连接至供电电压和体电位;并且
其中第一电阻器连接至所述体电位和所述第一晶体管的所述源极端子;
连接在所述第一晶体管和所述第二晶体管之间的第三晶体管;其中所述第三晶体管也连接至所述体电位并且响应于第一控制信号;和
第四晶体管,所述第四晶体管:
与第二电阻器串联连接;并且
连接至所述输出焊盘;
其中所述第二电阻器连接在所述第一晶体管的所述栅极端子与所述供电电压之间。
2.根据权利要求1所述的输出缓冲器,其特征在于,所述第四晶体管的所述体端子连接至所述体电位。
3.根据权利要求1所述的输出缓冲器,其特征在于,所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一者包括p沟道晶体管。
4.根据权利要求1所述的输出缓冲器,其特征还在于,包括来自所述多个晶体管的第五晶体管,所述第五晶体管与所述第二电阻器串联连接并且响应于第二控制信号,其中所述第五晶体管包括n沟道晶体管。
5.根据权利要求1所述的输出缓冲器,其特征还在于,包括直接连接在所述输出焊盘和所述第一晶体管之间的终止电阻器。
6.根据权利要求1所述的输出缓冲器,其特征还在于,包括第六晶体管,所述第六晶体管与所述第三晶体管并联连接并且连接至所述体电位。
7.一种用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法,其特征在于,所述方法包括:
在第一模式下操作所述输出缓冲器,包括:
接通第一多个晶体管,其中所述第一多个晶体管包括:
第一p沟道晶体管,所述第一p沟道晶体管连接至供电电压、体电位和经由终止电阻器连接至输出焊盘;和
第一n沟道晶体管,所述第一n沟道晶体管连接至所述第一p沟道晶体管的栅极端子;以及
关断第二多个晶体管,其中所述第二多个晶体管包括:
第二p沟道晶体管,所述第二p沟道晶体管连接在所述第一p沟道晶体管的所述栅极端子与所述输出焊盘之间;和
第三p沟道晶体管,所述第三p沟道晶体管连接至所述第一p沟道晶体管的漏极端子和所述体电位;
在第二模式下操作所述输出缓冲器,包括:
接通所述第三p沟道晶体管;以及
关断所述第一p沟道晶体管、所述第一n沟道晶体管和所述第二p沟道晶体管;以及
在测试模式下操作所述输出缓冲器,包括:
接通所述第三p沟道晶体管和所述第二p沟道晶体管;以及
关断所述第一p沟道晶体管和所述第一n沟道晶体管。
8.根据权利要求7所述的方法,其特征在于,在所述测试模式下操作所述输出缓冲器还包括:在所述接收设备接通时关断所述主机设备。
9.根据权利要求7所述的方法,其特征还在于,包括通过提供以下项在所述测试模式期间防止跨所述输出焊盘的泄漏:
第一电阻器,所述第一电阻器与所述第二p沟道晶体管串联;和
第二电阻器,所述第二电阻器连接至所述体电位和所述第一p沟道晶体管的源极端子。
10.根据权利要求7所述的方法,其特征在于,所述第一模式是显示端口模式,并且所述第二模式是高清晰度多媒体接口模式。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于半导体元件工业有限责任公司,未经半导体元件工业有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010684685.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:线性稳压器的输出限流器
- 下一篇:机床的控制装置以及控制系统