[发明专利]半导体器件的制作方法及半导体器件

说明书

公开了一种半导体器件的制作方法及半导体器件，其中，该半导体器件包括漂移区，在漂移区上设置有场板结构，可提高器件的击穿电压，场板结构位于栅极结构和漏端掺杂区之间，可以辅助耗尽漂移区，降低比导通电阻，其中，该场板结构与栅极结构的层结构相同，在制作中可以共用一块掩膜版刻蚀相应的层结构，一同获得栅极结构和场板结构，降低了场板技术的应用成本。本发明的半导体器件的制作方法包括在制作完漂移区的半导体器件上依次制作氧化层和多晶硅层，并采用第二掩膜版刻蚀氧化层和多晶硅层，一同获得栅极结构和场板结构，无需为制作场板结构额外消耗掩模版，降低了半导体器件应用场板技术的应用成本。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件的制作方法及半导体器件。

背景技术

为了提升功率LDMOS(laterally-diffused metal-oxide semiconductor，横向扩散金属氧化物半导体)器件的电学特性，通常需要提升其击穿电压(BV)，并降低其比导通电阻。常见的提升技术包括场板技术、降低表面电场(resurf)技术、超结技术，其中，场板技术在漂移区位置制作场板结构，可以有效调节漂移区电场，提升器件的BV，并且，对于耐压状态下的LDMOS器件，可以辅助耗尽漂移区，在相同的耐压条件下可以有更大的掺杂浓度，从而获得了更低的导通电阻。

场板结构的制作一般需要使用额外的掩模版，会增加器件应用场板技术的制作成本。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件的制作方法及半导体器件，从而降低场板技术的应用成本。

根据本发明的一方面，提供一种半导体器件的制作方法，包括：

在衬底上制作第一导电类型掺杂的外延层；

在所述外延层上表面制作第一导电类型掺杂的漂移区和第二导电类型掺杂的阱区；

在制作完所述漂移区的所述外延层上依次制作氧化层和多晶硅层，以第二掩膜版为掩膜，刻蚀所述氧化层和所述多晶硅层，获得栅极结构和场板结构；

在获得所述栅极结构和所述场板结构后，在所述漂移区中制作漏端掺杂区，在所述阱区中制作源端掺杂区。

可选地，所述场板结构为分段式结构，间隔设置在所述栅极结构与所述第一掺杂区之间。

可选地，所述场板结构的每一段均单独电引出。

可选地，还包括：

在制作完所述源端掺杂区、所述漏端掺杂区后，制作电极，将所述栅极结构、所述源端掺杂区、所述漏端掺杂区和所述场板结构均电引出，所述场板结构还与所述栅极结构、所述源端掺杂区和所述漏端掺杂区中的至少一个电连接。

可选地，所述制作第二导电类型掺杂的所述阱区的步骤包括：

在所述外延层上制作所述栅极结构，采用所述栅极结构为掩膜，自对准制作所述阱区。

可选地，所述源端掺杂区包括第一导电类型的第三掺杂区，制作所述源端掺杂区的步骤包括：

采用所述栅极结构为掩膜，自对准注入第一导电类型掺杂杂质，以获得所述第三掺杂区。

可选地，所述半导体器件为N型LDMOS器件，所述第一导电类型掺杂为N型掺杂，所述第二导电类型掺杂为P型掺杂，或，

所述半导体器件为P型LDMOS器件，所述第一导电类型掺杂为P型掺杂，所述第二导电类型掺杂为N型掺杂。

根据本发明的另一方面，提供一种半导体器件，所述半导体器件包括：

位于衬底上的外延层；

位于所述外延层上表面两端的漂移区和阱区；