[发明专利]一种低杂散的模拟锁相环线性化电路

说明书

本发明涉及一种低杂散的模拟锁相环线性化电路，属于模拟集成电路设计技术领域。本发明由鉴频鉴相器、电荷泵、脉冲电流源、脉冲产生器、压控振荡器、分频器以及误差积累调制器组成。所述脉冲产生器控制脉冲电流源产生一定脉宽的电流，将稳态下的锁定点移动到电荷泵的线性工作区，从而减小量化噪声折叠效应以及压控振荡器输入电压的瞬间纹波。本发明的低杂散的模拟锁相环线性化电路，达到了既可以使得PLL工作在CP线性区域又不引起显著参考杂散的电路结构的效果。

技术领域

本发明涉及一种低杂散的模拟锁相环线性化电路，属于模拟集成电路设计技术领域。

背景技术

锁相环(以下简称PLL)是各类通信、时钟芯片中的核心电路，其输出信号的频谱噪声、抖动、杂散等指标非常关键，会直接关系到系统性能。电荷泵(以下简称CP)是PLL中的重要模块，其输出电流经过环路滤波器后产生压控振荡器的控制电压。CP输出信号的噪声性能至关重要，决定着整个PLL的带内噪底以及PLL输出时钟的抖动。

电荷泵将鉴频鉴相器输出的相位信号转化为电流信号，理想的CP输入输出函数是斜率固定的线性关系，如图8(a)所示，纵坐标为电荷泵的输出电荷，横坐标为相位差，但实际电路中由于器件工作的各类非理想因素，会在相位差为零附近出现非线性效应。尤其是在小数分频PLL中，CP的非线性特性会将PLL带宽之外的小数调制器噪声折叠搬移到PLL带宽之内，恶化PLL的带内噪声；同时也会恶化PLL参考杂散频率处的杂散性能。

对于CP的非线性恶化PLL带内噪声的问题，已有文献记载了解决方法。如Hung-Ming Chien在2004年发表的文章《Hung-Ming Chien and Tsung-Hsien Lin,etc.,A 4GHzFractional-N Synthesizer for IEEE 802.11a,in IEEE Symposium On VLSI CircuitsDigest of Technical Papers.》中，利用如图1所示的恒定电流偏置的方法来改变PLL的稳态输入相位差，使得它移动到线性工作区域，如图8(b)所示，这样就可以避免PLL的非线性带来的带内噪声恶化问题。但是以上文献中使得PLL工作在CP线性区域的代价是高的参考杂散，有必要发明一种既可以使得PLL工作在CP线性区域又不引起显著参考杂散的电路结构。

发明内容

本发明的目的是提出一种低杂散的模拟锁相环线性化电路，以使得PLL工作在CP线性区域，又不引起显著参考杂散的电路结构。