[发明专利]多基岛引线框架的封装结构及其封装方法

说明书

本发明公开了一种多基岛引线框架的封装结构及其封装方法，该封装结构包括：框架基体；位于框架基体内部区域且相互之间电气隔离的多个基岛；位于框架基体周边且间隔设置的多个引脚；设置于多个基岛上的多个芯片；连接多个引脚与多个芯片、和/或连接多个芯片中任意两个芯片的若干键合引线；封装框架基体、多个基岛、多个引脚、多个芯片和若干键合引线的塑封体，其中，封装结构还包括：设置于框架基体底部的胶膜。本发明优化了多基岛引线框架的设计，增大了基岛面积，也增多了多基岛引线框架的封装引脚可导出信号的数量。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种多基岛引线框架的封装结构及其封装方法。

背景技术

在半导体封装领域，随着技术的发展，半导体产品应用对封装要求也越来越高。例如一个封装体里需要集成更多的芯片，以达到高集成度，减小封装体积，缩短芯片互联距离以提高芯片处理速度等目的。对应此类需求，QFN(Quad Flat No-leadPackage，方形扁平无引脚封装)多基岛引线框架应运而生，即每个基岛分开承载不同芯片，使各芯片之间相互隔绝的同时满足多芯片封装。

现有的QFN多基岛引线框架在设计时，因考虑到框架在封装生产过程中保持良好的共面度，防止框架变形，以及各基岛良好的承载性等因素，通常需要对每个基岛设计3个及以上的连筋或相连引脚以保证强度。特别是基岛较大时，连筋所能承载能力有限，必须合理设计基岛的连接关系。

参考图1，图1示出根据现有的一种多基岛引线框架的封装结构示意图。如图1所示，该封装结构包括：框架基体、多个基岛、多个引脚和多个芯片，多个基体相互电气隔离的设置于框架基体的内部区域，多个引脚彼此间隔的设置于框架基体的周边，多个芯片对应的设置于多个基岛之上。多个基岛中的每个基岛11与多个引脚中部分引脚12通过键合线连接，多个引脚中的至少两个引脚13直接与多个基岛中的每个基岛11连接，以为基岛11提供支持，避免基岛变形。

基于以上描述，现有的多基岛引线框架的封装结构中，受限于需要留出连筋的空间，使得可承载芯片的基岛面积减小。同时，由于连筋和引脚通过基岛相连，所以相连的多个引脚只能引出同一个信号，也限制了QFN多基岛封装打线设计的灵活性。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

为了解决上述技术问题，本发明提供了一种多基岛引线框架的封装结构及其封装方法，优化了多基岛引线框架的设计，增大了基岛面积，也增多了多基岛引线框架的封装引脚可导出信号的数量。

根据本发明提供的一种多基岛引线框架的封装结构，包括：框架基体；位于所述框架基体内部区域且相互之间电气隔离的多个基岛；位于所述框架基体周边且间隔设置的多个引脚；设置于所述多个基岛上的多个芯片；连接所述多个引脚与所述多个芯片、和/或连接所述多个芯片中任意两个芯片的若干键合引线；封装所述框架基体、所述多个基岛、所述多个引脚、所述多个芯片和所述若干键合引线的塑封体，其中，所述封装结构还包括：设置于所述框架基体底部的胶膜。

优选地，所述多个基岛中的每个基岛均与所述多个引脚中的任一引脚电气隔离。

优选地，所述多个基岛中的每个基岛均与所述多个引脚中的一个引脚连接。

优选地，所述若干键合引线均为金属线。

优选地，所述多个芯片通过绝缘胶对应的设置于所述多个基岛上。