[发明专利]基于GPGPU芯片的多用户通用计算处理方法和系统

说明书

本发明公开了一种基于GPGPU芯片的多用户通用计算处理方法和系统，通过配置结构路由规则将GPGPU芯片分割成多个独立的计算单元群，每个计算单元群设有独立的L1数据缓存、L1指令缓存、共享内存、末级缓存和全局内存空间；其中，全局内存对片上DMA全局可见。本发明增加了软件的灵活性，对于多用户的计算更有优势；同时，每对计算引擎可以独立的工作，确保可预期的延迟和吞吐量，降低存储体冲突几率，使各计算引擎之间的工作互不干扰。

技术领域

本发明涉及GPGPU芯片技术领域，具体而言涉及一种基于GPGPU芯片的多用户通用计算处理方法和系统。

背景技术

GPGPU芯片由于强大的并行处理能力和可编程流水线，是一种大规模并行处理器。它不仅有助于复杂的浮点计算处理，而且容易编程，目前常被用来计算原本由中央处理器处理的通用计算任务。特别在面对单指令流多数据流(SIMD)，且数据处理的运算量远大于数据调度和传输的需要时，通用图形处理器在性能上大大超越了传统的中央处理器应用程序。

然而，传统GPGPU芯片只能支持一个用户的通用计算，在计算需求不充足情况下，计算资源并不能得到全部利用，对计算资源造成了极大的浪费。

发明内容

本发明针对现有技术中的不足，提供一种基于GPGPU芯片的多用户通用计算处理方法和系统，通过配置结构路由规则将GPGPU芯片分割成多个独立的计算单元群，每个计算单元群设有独立的L1数据缓存、L1指令缓存、共享内存、末级缓存和全局内存空间；其中，全局内存对片上DMA全局可见。本发明增加了软件的灵活性，对于多用户的计算更有优势。

为实现上述目的，本发明采用以下技术方案：

一种基于GPGPU芯片的多用户通用计算处理方法，所述处理方法包括：

采用结构路由分配原则将GPGPU芯片分割成多个独立的计算单元群，每个计算单元群设有独立的L1数据缓存、L1指令缓存、共享内存、末级缓存和全局内存空间；其中，全局内存对片上DMA全局可见。

为优化上述技术方案，采取的具体措施还包括：

进一步地，所述每个计算单元群包括至少两个计算引擎，每个计算引擎均有分离的物理独立的路径访问与之对应的全局内存空间。

进一步地，所述处理方法还包括：

采用仲裁器记录总线上每个节点的状态，控制每个请求端和总线进行数据交互的时间点。

进一步地，所述处理方法还包括：

通过配置ch_map寄存器，对芯片进行分割，以及对每个计算单元群对应的全局内存空间位置进行设置。

进一步地，所述处理方法还包括：

将ch_map寄存器的mode配置为1，使GPU芯片分割成4个物理完全独立的计算单元群。

本发明还提及一种基于GPGPU芯片的多用户通用计算处理系统，所述多用户通用计算处理系统包括采用如前所述的处理方法分割出的多个独立的计算单元群；

每个计算单元群设有独立的L1数据缓存、L1指令缓存、共享内存、末级缓存和全局内存空间；其中，全局内存对片上DMA全局可见。

进一步地，所述多用户通用计算处理系统包括4个独立的计算单元群，每个计算单元群的fabric L1具有独立的ch_map寄存器，通过配置ch_map寄存器，改变fabric L1的routing方案，对每个计算单元群对应的全局内存空间位置进行设置；

所述每个计算单元群具有两个相互独立的计算引擎，每个计算引擎均有分离的物理独立的路径访问与之对应的全局内存空间。

进一步地，所述多用户通用计算处理系统包括仲裁器；