[发明专利]针对不同数据速率的ADC重新配置

权利要求书

1.一种接收器，包括：

时钟发生器，其包括生成具有多个采样相位的多个采样时钟信号的电路，所述多个采样时钟信号中的每个采样时钟信号具有所述多个采样相位中的相应的一个采样相位；以及

多个时间交织的模数转换器ADC，所述多个时间交织的ADC中的每个时间交织的ADC包括对模拟输入信号进行采样的多个子ADC，其中，所述多个子ADC中的每个子ADC以所述多个采样相位中的与所述子ADC相对应的一个采样相位对所述模拟输入信号进行采样，以将经采样的模拟输入信号转换成数字样本；

其中，响应于所述接收器被配置成以第一数据速率操作，所述多个时间交织的ADC中的至少一个时间交织的ADC的所述多个子ADC的第一集合以及所述时钟发生器的所述电路的第一部分被启用，以对所述模拟输入信号以所述第一数据速率进行采样；以及

其中，响应于所述接收器被配置成以与所述第一数据速率不同的第二数据速率操作，所述多个时间交织的ADC中的所述至少一个时间交织的ADC的所述多个子ADC的第二集合以及所述时钟发生器的所述电路的第二部分被启用，以对所述模拟输入信号以所述第二数据速率进行采样，所述多个子ADC的所述第二集合包括与来自所述第一集合的子ADC不同的子ADC，并且所述电路的所述第二部分与所述电路的所述第一部分不同。

2.根据权利要求1所述的接收器，其中，所述时钟发生器的所述电路包括：

多个相位内插器，其接收参考时钟信号，每个相位内插器基于所述参考时钟信号生成多个时钟信号，其中，所述多个时钟信号中的每个时钟信号具有不同的采样相位；

多个时钟分频器，所述多个时钟分频器中的每个时钟分频器从所述多个相位内插器中的相应的一个相位内插器接收所述多个时钟信号，并且生成所述时钟发生器的具有所述多个采样相位的所述多个采样时钟信号的一部分。

3.根据权利要求2所述的接收器，其中，响应于所述第二数据速率是所述接收器的最大数据速率，所述多个子ADC的被启用的所述第二集合包括所述多个时间交织的ADC中的全部时间交织的ADC的所述多个子ADC中的全部子ADC，并且其中，所述电路的被启用的所述第二部分包括所述时钟发生器中包括的所述多个相位内插器中的全部相位内插器和所述多个时钟分频器中的全部时钟分频器。

4.根据权利要求3所述的接收器，其中，响应于所述第一数据速率是所述接收器的所述最大数据速率的一半，所述多个子ADC的被启用的所述第一集合包括所述多个时间交织的ADC中的全部时间交织的ADC的所述多个子ADC中的一半子ADC，并且其中，所述电路的被启用的所述第一部分包括所述时钟发生器中包括的所述多个相位内插器中的一半相位内插器和所述多个时钟分频器中的一半时钟分频器。

5.根据权利要求4所述的接收器，其中，所述多个时间交织的ADC中的全部时间交织的ADC的所述多个子ADC中的其余一半子ADC被禁用，并且其中，所述时钟发生器中包括的所述多个相位内插器中的其余一半相位内插器和所述多个时钟分频器中的其余一半时钟分频器被禁用。

6.根据权利要求3所述的接收器，其中，响应于所述第一数据速率是所述接收器的最小数据速率，所述多个子ADC的被启用的所述第一集合包括所述多个时间交织的ADC中的每个时间交织的ADC中包括的所述多个子ADC中的一个子ADC，并且其中，所述电路的被启用的所述第一部分包括所述时钟发生器中包括的所述多个相位内插器中的一个相位内插器和所述多个时钟分频器中的一个时钟分频器。

7.根据权利要求6所述的接收器，其中，所述多个时间交织的ADC中的全部时间交织的ADC的其余多个子ADC被禁用，并且其中，所述时钟发生器中包括的其余多个相位内插器和其余多个时钟分频器被禁用。

8.根据权利要求1所述的接收器，其中，所述多个子ADC中的每个子ADC包括多个时间交织的逐次逼近SAR ADC片。