[发明专利]一种CMOS像素传感器

说明书

本发明公开了一种CMOS像素传感器，包括P型衬底、P型高阻外延层、N阱、P阱、深N阱和深P隔离层；其中，深N阱和P型高阻外延层形成P‑N二极管；深N阱上的N阱和N型有源区构成通路，通过金属线连接其他读出电路；深P隔离层用来隔离深N阱内的器件，深P隔离层内的N阱和P型有源区用于制作PMOS晶体管，深P隔离层内的P阱和N型有源区用于制作NMOS管。

技术领域

本发明涉及半导体集成电路领域,一种CMOS像素传感器。

背景技术

随着半导体技术工业和光刻技术的发展，CMOS像素传感器在X射线成像和粒子探测中的应用越来越广泛，其具有空间分辨率高、读出速度快、集成度高、功耗低以及成本低等特点，逐渐成为重要的检测技术。

但是，发明人发现CMOS像素传感器中的像素采用小面积二极管收集电荷，二极管面积在像素单元中的比例较小，导致电荷在收集过程中被复合，电荷收集时间较长、收集效率较低。

发明内容

针对现有技术存在的不足，本发明的的目的是提供一种CMOS像素传感器及像素单元，该装置能够有效缩短电荷收集时间，提高了收集效率和灵敏度。

为了实现上述目的，本发明是通过如下的技术方案来实现：

第一方面，本发明提供了一种CMOS像素传感器，包括P型衬底、P型高阻外延层、N阱、P阱、深N阱和深P隔离层；

深N阱和P型高阻外延层形成P-N二极管；

深N阱上的N阱和N型有源区(N+)构成通路，通过金属线连接其他读出电路；

深P隔离层用来隔离深N阱内的器件，避免了PMOS晶体管与灵敏二极管之间的电荷竞争，在深P隔离层内可同时制作PMOS和NMOS管，能够实现复杂CMOS电路，这有助于在像素内实现复杂电路，对像素信号进行放大和降噪处理；

N阱和P型有源区(P+)用于制作PMOS晶体管，P阱和N型有源区(N+)用于制作NMOS管。

作为进一步的技术方案，P型高阻外延层电阻率大于1KΩ·cm。

更进一步，P-N二极管所在阳极区连接有反偏电压，用于加快电荷收集。

作为进一步的技术方案，所述的CMOS像素传感器，还包括多个像素单元，多个像素单元构成一个像素阵列，每个像素单元内铺满深N阱，使整个像素单元作为一个二极管。

作为进一步的技术方案，每个像素单元包括依次连接的校准测试电路、电荷灵敏放大器、整形器、比较器和事例驱动电路。

校准测试电路由C_inj电容和外部触发信号组成，用于模拟外部电荷注入，标定像素内部电路性能。

所述电荷灵敏放大器的增益约为1/Cf，定制MOM电容作为反馈电容。

所述的整形器采用CR-RC结构。

所述的比较器采用两级结构，第一级完成差分放大功能，第二级完成正反馈比较功能。

所述的事例驱动电路完成优先判断功能，如果某像素被粒子击中，事例驱动电路将判断信号传输至列端，完成优先触发。

作为进一步的技术方案，CMOS像素传感器还配置像素配置电路、时序逻辑、偏置电路、时钟电路和控制接口；所述的像素配置电路、时序逻辑、偏置电路、时钟电路均与像素阵列相连。

所述的控制接口主要用来调节偏置参数以及使能信号，使芯片工作在最佳状态。所述的像素配置电路用于像素内部电路性能标定。所述时序逻辑用于像素内部逻辑电路。所述偏置电路主要向像素单元电路提供静态工作点。所述时钟电路主要向数据处理模块提供高速时钟。

上述本发明的有益效果如下：