[发明专利]一种Retimer芯片的兼容性电路

说明书

本发明公开一种Retimer芯片的兼容性电路，包括：输入信号连接器和Retimer芯片固定区；该电路还包括连接于输入信号连接器和Retimer芯片固定区之间的芯片结构布局模块、电源复用模块、信号时序控制模块和功能针脚复用模块；芯片结构布局模块用于布局不同类型的Retimer芯片所需的器件结构；电源复用模块用于根据Retimer芯片的类型匹配对应的电压源信号；信号时序控制模块用于根据Retimer芯片的类型，控制连接于Retimer芯片的各种PCIe总线信号的逻辑时序；功能针脚复用模块用于根据不同类型的Retimer芯片的功能需求，控制Retimer芯片的针脚连接对应的功能模块。本发明的技术方案能解决现有技术通常只能匹配单一类型的Retimer芯片，复用性差，变更不灵活的问题。

技术领域

本发明涉及电子信息技术领域，尤其涉及一种Retimer芯片的兼容性电路。

背景技术

外围组件快速互联总线PCIe是现有计算机体系结构的I/O局部总线标准，通过使用高速串行的传送方式，PCIe能够支持更高信号传输速率和带宽要求的外部设备。然而随着信号传输速率的提高，线路板封装及介质损耗等因素导致的信号衰减则会对信号的传输产生严重影响，并且传输链路上的过孔、连接器、线缆与封装的不连续也会导致信号的衰减，而对于长距离走线，这种信号的衰减会进一步恶化。

现有技术中通常使用重定时器Retimer芯片减少信号衰减，Retimer芯片是通过将输入的模拟比特流转化为纯粹的数字信号存储在芯片内部，然后再重新发出信号降低信号衰减的，可以极大改善信号质量。

目前熟知的支持第4代PCIe的Retimer芯片主要有三种型号，分别为PT4161L，PS8926以及PM8649。三种型号的Retimer芯片功能、参数和价格均各不相同；并且不同的实验项目中对于Retimer芯片的需求也各不相同，例如易调试需求、低成本需求、易用性高需求等。项目需求的不同导致需要设计不同的线路以分别匹配各种型号的芯片，但是现有技术主要根据对应的需求选择对应芯片设计相关电路。通常只会匹配单一型号的Retimer芯片，同样因需要选择的芯片不同，也会为相应芯片配备不同的外围模块线路。

这样导致现有技术针对不同类型的Retimer芯片分别进行电路设计，Retimer芯片的复用性差。复用性差会导致变更不够灵活，一旦项目中期变更需求或者首版线路测试失败需要更换芯片方案，就需要重新更换线路，会花费很大的人力成本，耽误研发周期；另外不同型号的芯片在软件调试上也有不同的配置文件，如果需要更换其他类型的Retimer芯片，软件部分也需要重新测试验证设计和测试验证。

发明内容

本发明提供一种Retimer芯片的兼容性电路，旨在解决现有技术中，针对Retimer芯片的电路设计，通常只会匹配单一类型的Retimer芯片，Retimer芯片的复用性差，导致变更不灵活，软件部分也需要变更的问题。

为实现上述目的，根据本发明的第一方面，本发明提出了一种Retimer芯片的兼容性电路，包括：

输入信号连接器和Retimer芯片固定区，其中，Retimer芯片固定区域用于固定连接不同类型的Retimer芯片；

兼容性电路还包括芯片结构布局模块、电源复用模块、信号时序控制模块和功能针脚复用模块；其中，

芯片结构布局模块连接于输入信号连接器和Retimer芯片固定区之间，用于布局不同类型的Retimer芯片所需的器件结构；

电源复用模块连接于输入信号连接器和Retimer芯片固定区之间，用于根据Retimer芯片的类型匹配对应的电压源信号；

信号时序控制模块连接于输入信号连接器和Retimer芯片固定区之间，用于根据Retimer芯片的类型，控制连接于Retimer芯片的各种PCIe总线信号的逻辑时序；