[发明专利]存储装置

说明书

公开一种存储装置。所述存储装置包括：非易失性存储器装置，包括第一区域和第二区域，第一区域包括被配置为存储n比特数据的存储器单元，第二区域包括被配置为存储m比特数据的存储器单元；以及存储器控制器，其中，n和m是自然数，并且n小于m。第一区域包括第一区和第二区，第二区域包括第三区。存储器控制器被配置为执行对第一区或第二区的turbo写入操作和对第三区的正常写入操作中的一个，并且被配置为执行对第一区或第二区的turbo读取操作和对第三区的正常读取操作中的一个。

本申请要求于2019年8月2日在韩国知识产权局提交的第10-2019-0094435号韩国专利申请的优先权，所述韩国申请的公开通过引用完整地包含于此。

技术领域

在此公开的发明构思的实施例涉及一种存储装置，更具体地讲，涉及一种能够通过使用多个缓冲区来更快地执行写入操作和读取操作的存储装置。

背景技术

半导体存储器可被分类为易失性存储器装置和非易失性存储器。易失性存储器在断电时丢失存储在其中的数据，并且易失性存储器包括静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器装置即使在断电时也保持存储在其中的数据，并且非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪存装置、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)。

闪存装置在计算装置中被广泛使用，以存储大量的数据。由JEDEC标准定义的通用闪存(UFS)接口可比传统的基于闪存的存储装置支持更高的操作速度。

发明内容

发明构思的至少一个实施例提供一种支持更快的写入和读取的存储器装置以及操作存储装置以执行这些更快的写入和读取的方法。

根据发明构思的示例性实施例，一种存储装置包括：非易失性存储器装置，包括第一区、第二区、和第三区；存储器控制器，控制用于将第一数据记录在第一区或第二区的turbo写入操作或用于从第一区或第二区读取第二数据的turbo读取操作。

根据发明构思的示例性实施例，一种存储装置包括非易失性存储器装置和存储器控制器。非易失性存储器装置包括：第一区域，包括被配置为存储n比特数据的存储器单元；以及第二区域，包括被配置为存储m比特数据的存储器单元，其中，第一区域包括第一区和第二区，第二区域包括第三区，n和m是自然数并且n小于m。存储器控制器被配置为执行对第一区或第二区的turbo写入操作和对第三区的正常写入操作中的一个，并且被配置为执行对第一区或第二区的turbo读取操作和对第三区的正常读取操作中的一个。

根据发明构思的示例性实施例，一种存储装置包括：非易失性存储器装置，包括第一区、第二区和第三区；以及存储器控制器，包括：存储器区属性管理器，用于管理第一区至第三区之中的将存储从主机接收的写入数据的区；以及存储器区管理器，用于控制数据在第一区至第三区之间的移动，并且响应于来自主机的写入命令而控制存储器区属性管理器优先将第一数据记录在第一区或第二区而不是第三区。

根据发明构思的示例性实施例，一种存储装置包括非易失性存储器装置和存储器控制器。非易失性存储器装置包括用作单层单元(SLC)空间的第一区域和用作多层单元(MLC)空间或三层单元(TLC)空间的第二区域。存储器控制器被配置为响应于来自主机的写入命令，将从主机接收的数据写入到第一区域和第二区域中的一个。存储器控制器在从主机接收到启用turbo写入操作的请求时优先将数据写入到第一区域。