[发明专利]一种CPRI传输数据的时钟同步方法及相关装置

说明书

本发明公开了一种CPRI传输数据的时钟同步方法及相关装置，预先确定对齐时钟的目标时钟周期，目标时钟周期触发时CPRI参考时钟和CPRI时隙时钟对齐，依据目标时钟周期确定下行触发时钟的预设数量，该方法包括：在接收到对齐时钟时，若需要重对齐CPRI，以当前时刻为起点统计接收到的下行触发时钟的数量直至达到预设数量；重配CPRI，等待CPRI参考时钟，在接收到CPRI参考时钟时，CPRI下行数据时钟和CPRI时隙时钟对齐。上述方法，依据对齐时钟的目标时钟周期确定预设数量，在数量达到预设数量且接收到参考时钟情况下，实现时钟同步，不需要考虑时隙时钟与参考时钟的周期对应关系、时隙情况和传输数据的类型。

技术领域

本发明涉及通信技术领域，尤其涉及一种CPRI传输数据的时钟同步方法及相关装置。

背景技术

如图1所示，CPRI Sync Clock：CPRI参考时钟，10ms。Slot Clock：非LTE帧结构的时隙时钟，CPRI传输PDT数据时，Slot Clock周期是30ms。DL Trigger Clock：也是一个30ms的时钟信号，DL Trigger Clock提前于Slot Clock 10ms，DL Trigger Clock时钟信号是给协议栈使用，用于提前准备下行数据。下行数据准备好，等到Slot Clock信号到来时，开始发送下行准备好的数据。CPRI DL Data Clock：为了去满足Slot Clock一帧的数据，所以这个时钟是30ms，IQ数据是依赖于这个时钟信号传递给RRU的。当CPRI启动时，CPRI DL DataClock与CPRI Sync Clock是对齐的，而Slot Clock与CPRI DL Data Clock是不对齐的。

现有技术中，在DL Trigger Clock信号来的时候，会判断当前是否需要重对齐CPRI，如果需要重对齐CPRI，并且满足当前的时隙号为0，就启动一个35ms的软件定时器。当软件定时器时间到的时候，我们把CPRI的链路断掉，再重新打开。重新打开CPRI的这个时刻正好卡在2个CPRI Sync Clock中间，所以当CPRI链路重新打开的时候，在下一个CPRI SyncClock信号到来时，CPRI Sync Clock与Slot Clock是对齐的，此时CPRI Sync Clock与CPRIDL Data Clock是对齐的，因此，Slot Clock与CPRI DL Data Clock对齐。

发明人对现有的时钟同步过程进行研究发现，Slot Clock(30ms)与CPRI SyncClock(10ms)保持了一个整数倍的关系。如果Slot Clock与CPRI Sync Clock不是整数倍的关系，而且不是双时隙的情况，如CPRI传输其他非LTE帧数据的通信网络，现有技术无法通过时隙号和软件定时的时间去判断CPRI Sync Clock与Slot Clock是否对齐。

发明内容

有鉴于此，本发明提供了一种CPRI传输数据的时钟同步方法及相关装置，用以解决在同步过程中，需要Slot Clock与CPRI Sync Clock的周期对应关系、时隙和传输数据的类型必须满足对应的要求才可以实现同步的问题。

具体方案如下：

一种CPRI传输数据的时钟同步方法，预先确定对齐时钟的目标时钟周期，其中，所述目标时钟周期触发时通用公共无线电接口CPRI参考时钟和CPRI时隙时钟对齐，依据所述目标时钟周期确定下行触发时钟的预设数量，包括：

在接收到所述对齐时钟时，判断是否需要重对齐所述CPRI；

若是，以当前时刻为起点统计接收到的所述下行触发时钟的数量直至所述数量达到所述预设数量；

重配所述CPRI；

重配完成后，等待所述CPRI参考时钟，在接收到所述CPRI参考时钟时，CPRI下行数据时钟和所述CPRI时隙时钟对齐。