[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及其制备方法。该半导体元件具有一基底；多个电容接触点，位在该基底上；所述多个电容接触点的至少其一具有一颈部以及一头部，该头部位在该颈部上，其中该头部的一上宽度大于该颈部的一上宽度；多个位元线接触点以及多个位元线，所述多个位元线接触点位在该基底上，所述多个位元线位在所述多个位元线接触点上，其中所述多个位元线的至少其一为一波形线，该波形线在二相邻电容接触点之间延伸；以及一电容结构，位在该头部上。

技术领域

本公开主张2019/09/13申请的美国正式申请案第16/570,750号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件以及该半导体元件的制备方法。特别涉及一种具有包覆层的半导体元件，以及该具有包覆层的半导体元件的制备方法。

背景技术

半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的工艺期间，增加不同的问题，且影响到最终电子特性、品质以及良率。因此，仍然持续着在达到改善品质、良率以及可靠度方面的挑战。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，包括：一基底；多个电容接触点，位在该基底上，所述多个电容接触点至少其一具有一颈部以及一头部，该头部位在颈部上，其中该头部的一上宽度大于该颈部的一上宽度；多个位元线接触点以及多个位元线，所述多个位元线接触点位在该基底上，所述多个位元线位在所述多个位元线接触点上，其中所述多个位元线至少其一为一波形线，该波形线在二相邻电容接触点之间延伸；以及一电容结构，位在该头部上。

在本公开的一些实施例中，该头部的该上宽度大于该头部的一下宽度。

在本公开的一些实施例中，该颈部的该上宽度大致地相同于该头部的一下宽度。

在本公开的一些实施例中，该头部具有一弧形侧壁。

在本公开的一些实施例中，该头部具有一锥形轮廓。

在本公开的一些实施例中，该半导体元件还包括含钨的一导电部件，该导电部件位在该基底上。

在本公开的一些实施例中，该半导体元件还包括含氮化钨的一包覆层，该包覆层位在该导电部件的一顶表面上。

在本公开的一些实施例中，该导电部件位在所述电容结构下。

在本公开的一些实施例中，该导电部件位在所述电容结构上。

在本公开的一些实施例中，该半导体元件还包括多个字元线以及一掺杂区，所述多个字元线位在该基底中，该掺杂区位在所述多个字元线其中一对之间，其中导电部件位在该掺杂区上。

本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一基底；在该基底的一第一部位上形成多个位元线接触点；在所述多个位元线接触点上形成多个位元线；在该基底的一第二部位形成一电容接触点，该电容接触点具有一颈部，并在该颈部上形成一头部，其中该头部的一上宽度大于该颈部的一上部位；以及在该头部上形成一电容结构；其中所述多个位元线的至少其一为一波形线，该波形线是在二相邻电容接触点之间延伸。

在本公开的一些实施例中，形成一电容接触点包括：形成一接触孔，该接触孔为一介电堆叠，该介电堆叠具有一第一层以及一第二层，该第二层位在该第一层上；移除该第二层围绕该接触孔的一部分，以形成一转换孔，该转换孔具有一窄部以及一宽部，该窄部位在该第一层中，该宽部位在该第二层中；以及将一导电材料充填入该转换孔。