[发明专利]基于9T SRAM单元在内存实现汉明距离计算的电路及9T SRAM单元

权利要求书

1.一种基于9T SRAM单元在内存中实现汉明距离计算的电路，其特征在于，包括：以9TSRAM单元为基本单元设置的n行n列内存单元；所述9T SRAM单元包括：两个交叉耦合的反相器、四个数据传输管以及一个控制管；四个数据传输管设置于交叉耦合的反相器左右两侧，每一侧设置上下两个；左侧的上下两个数据传输管的一端与反相器中的左侧存储节点连接，另一端接位线BL；右侧的上下两个数据传输管的一端与反相器中的右侧存储节点连接，另一端接位线BLB；左右两侧上方的两个数据传输管均连接字线WL，左右两侧下方的两个数据传输管连接控制管，控制管连接控制线RD与位线SL；

n行n列内存单元中，同一行9T SRAM单元的左右两侧上方的数据传输管均连接同一个字线WL以及控制线，控制管连接同一个位线SL；同一列9T SRAM单元的左侧两个数据传输管连接同一位线BL，右侧两个数据传输管连接同一位线BLB，控制管连接同一个控制线RD；

行列数据的汉明距离计算时，将目标二进制数据存储到n行n列内存单元中，再将与之比较需要计算的n位二进制数据输入至位线BL与位线BLB、或者字线WL，通过控制线RD与位线SL实现汉明距离计算；

其中，行数据的汉明距离计算方式包括：

开始阶段：n个9T SRAM单元中存储了n位目标二进制数据，其中，n位目标二进制数据中的每一位单独存储在一个9T SRAM单元的存储节点Q中，n位目标二进制数据反码中的每一位单独存储在一个9T SRAM单元的存储节点QB中；

预充阶段：位线SL一段连接PMOS管，另一端经电容C接GND；通过PMOS管将位线SL预充到VDD；

预充阶段后：需要计算的n位二进制数据中的每一位通过相应的位线BL输入至一个9TSRAM单元，需要计算的二进制数据反码中的每一位通过相应的位线BLB输入至一个9TSRAM单元；

放电阶段：将n个9T SRAM单元各自连接的控制线RD输入一个脉冲信号进行放电，若开始阶段9T SRAM单元存储节点Q存入值为0，预充阶段输入的位线BL的值为1，则位线SL向BLB释放1个ΔV的电荷量，汉明距离等于位线SL释放电荷量ΔV的数目，即汉明距离为1；若开始阶段9T SRAM单元存储节点Q存入值为1，预充阶段输入的位线BL的值为0，则位线SL向BL放1个ΔV的电荷量，汉明距离等于位线SL释放电荷量ΔV的数目，即汉明距离为1；当开始阶段9T SRAM单元存储节点Q存入值为0，预充阶段输入的位线BL的值为0，则SL不放电，汉明距离大小为0；当开始阶段9T SRAM单元存储节点Q存入值为1，预充阶段输入的位线BL的值为1，则SL不放电，汉明距离大小为0。

2.根据权利要求1所述的一种基于9T SRAM单元在内存中实现汉明距离计算的电路，其特征在于，所述9T SRAM单元包括：两个PMOS管与七个NMOS管；两个PMOS管分别记为P1与P2，七个NMOS管依次记为P1～P7；

PMOS管P1与NMOS管N3、以及PMOS管P2与NMOS管N4形成两个交叉耦合的反相器；PMOS管P1的源端与PMOS管P2的源端连接VDD；NMOS管N3的源端与NMOS管N4的源端连接GND；PMOS管P1的漏端和NMOS管N3的漏端连接，连接的节点记为存储节点Q，PMOS管P2的漏端和NMOS管N4的漏端连接，连接的节点记为存储节点QB；

NMOS管N1与N5作为左侧数据传输管，NMOS管N1为上方的数据传输管，NMOS管N5为下方的数据传输管，NMOS管N1的源端连接位线BL，栅端连接字线WL，漏端连接存储节点Q；NMOS管N5的源端连接位线BL，栅端连接存储节点Q；

NMOS管N2与N6作为右侧数据传输管，NMOS管N2为上方的数据传输管，NMOS管N6为下方数据传输管，NMOS管N2的源端连接位线BLB，栅端连接字线WL，漏端连接存储节点QB；NMOS管N6源端连接位线BLB，栅端连接存储节点Q；

NMOS管N7作为控制管，NMOS管N7的漏端、NMOS管N5与N6的漏端连接在一起，NMOS管N7的源端与位线SL相连，栅端与控制线RD相连。