[发明专利]一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法

说明书

本发明公开一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法。该器件中设置积累介质层，覆盖P型基区与N⁺漏区之间的区域；设置硅材料的外延层覆盖所述积累介质层；肖特基栅极和肖特基漏极，分别位于外延层的左端侧面、右端侧面；欧姆栅极与肖特基栅极通过导线连接，整体作为器件的栅极；欧姆漏极与肖特基栅极通过导线连接，整体作为器件的漏极。肖特基积累层用于引入高浓度电子，使得导通不依赖掺杂浓度，大幅度降低器件的导通电阻；同时通过缓冲层调制漂移区的电场，使电场分布更均匀，可大幅度提高器件的击穿电压。

技术领域

本发明涉及半导体功率器件技术领域，具体涉及一种横向双扩散金属氧化物半导体场效应管。

背景技术

横向双扩散金属氧化物半导体场效应管(Lateral Double-diffused MOSFET，简称LDMOS)作为压控型多子导电器件，且源、栅、漏三个电极均位于器件表面，具有易驱动、易集成、频率好等优点，得到了广泛的应用。

LDMOS在横向上的耐压主要由轻掺杂的漂移区承担，为了实现更高的耐压，需降低漂移区的掺杂浓度或增加漂移区的横向长度。LDMOS导通时，漂移区电阻由漂移区掺杂浓度直接决定，故降低漂移区掺杂浓度会增加器件的导通电阻，而增加漂移区横向长度则会增加LDMOS器件所占用的芯片面积，两者均会导致比导通电阻的大幅度增加。因此，进行器件结构的优化设计，在提高器件耐压的同时，降低器件的比导通电阻，进而实现耐压与比导通电阻特性的良好折中，成为LDMOS器件研究的热点问题。

普通横向双扩散场效应晶体管中击穿电压和比导通电阻二者呈现矛盾关系，这是由于高的击穿电压需要低的掺杂浓度，而低的掺杂浓度会导致高的导通电阻。

发明内容

本发明提出了一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管，可获得更好的击穿电压与比导通电阻关系，大幅度提高器件的击穿电压并且降低导通电阻。

本发明的技术方案如下：

一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管，包括：

P型硅衬底，P型硅衬底的背面设置有衬底电极；

在P型硅衬底上部左端区域形成的P型基区，在P型基区中形成相应的沟道以及N⁺源区和P⁺源区；

在P型硅衬底上部右端区域形成的N型缓冲层，所述N型缓冲层与P型基区存在间隔；N型缓冲层的上部右端区域形成N⁺漏区；

源极，位于P⁺源区与N⁺源区上方；

栅极介质层，覆盖N⁺源区右侧的沟道表面区域；

欧姆栅极，覆盖所述栅极介质层；

欧姆漏极，位于N⁺漏区表面；

积累介质层，覆盖P型基区与N⁺漏区之间的区域；

外延层，覆盖所述积累介质层；

肖特基栅极和肖特基漏极，分别位于外延层的上表面左端区域、右端区域；

所述欧姆栅极与肖特基栅极通过导线连接，整体作为器件的栅极；

所述欧姆漏极与肖特基栅极通过导线连接，整体作为器件的漏极。

所述外延层中靠近肖特基漏极的区域通过离子注入形成N⁺区，所述N⁺区与肖特基漏极保持间距，积累介质层高于欧姆栅极和欧姆漏极。