[发明专利]3D存储器件的制造方法

说明书

本申请公开了一种3D存储器件的制造方法。该制造方法包括：在衬底上形成叠层结构，包括交替堆叠的层间介质层与层间牺牲层；形成穿过叠层结构的沟道孔；形成位于沟道孔内的功能层以及沟道层；形成覆盖沟道层的掺杂层；以及对掺杂层退火，以便于掺杂层中的杂质进入沟道层中。该制造方法通过利用掺杂层向沟道层提供掺杂杂质，实现了沟道层的低浓度掺杂，从而在提高沟道电流的同时，降低了对3D存储器件其他电学性能的影响。

技术领域

本发明涉及存储器技术，更具体地，涉及3D存储器件的制造方法。

背景技术

半导体技术的发展方向是特征尺寸的减小和集成度的提高。对于存储器件而言，存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。

为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D 存储器件)。该3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在3D存储器件中，一般采用栅叠层结构以及沟道柱提供选择晶体管和存储晶体管，采用导电通道形成外围电路与存储串的互联。其中，沟道柱形成在沟道孔内，每个沟道柱具有沟道层，作为电流路径，流经沟道层的电路被称为沟道电流。然而，随着3D存储器件的层数不断增加，沟道电流会逐渐减小，对3D存储器件的读写等操作造成了影响。

因此，希望进一步改进3D存储器件的制造工艺，从而在提高沟道电流的同时，降低对3D存储器件其他电学性能的影响。

发明内容

本发明的目的是提供一种改进的3D存储器件的制造方法，通过利用掺杂层向半导体层提供掺杂杂质的方法，实现了沟道层的低浓度掺杂，从而在提高沟道电流的同时，降低了对3D存储器件其他电学性能的影响。

根据本发明实施例提供的一种3D存储器件的制造方法，该制造方法包括：在衬底上形成叠层结构，包括交替堆叠的层间介质层与层间牺牲层；形成穿过所述叠层结构的沟道孔；形成位于所述沟道孔内的功能层以及沟道层；形成覆盖所述沟道层的掺杂层；以及对所述掺杂层退火，以便于所述掺杂层中的杂质进入所述沟道层中。

优选地，所述功能层包括沿沟道孔径向朝内的方向依次排布的栅介质层、电荷存储层以及隧穿介质层。

优选地，在对所述掺杂层退火之前，所述沟道层为非晶态结构。

优选地，所述制造方法还包括：对所述沟道层进行热处理，以便于将所述沟道层的非晶态结构转换成多晶态结构或单晶态结构。

优选地，所述热处理在对所述掺杂层退火后进行；或者所述热处理与对所述掺杂层退火在同一步骤中完成。

优选地，还包括：在所述沟道层与所述掺杂层之间形成介质层，在对所述掺杂层退火的步骤中，所述掺杂层中的杂质经过所述介质层进入所述沟道层。

优选地，在对所述掺杂层退火的步骤之后，所述制造方法还包括：对所述沟道层进行退火。

优选地，其中，所述沟道层的材料包括多晶硅。

优选地，在形成所述掺杂层的步骤之前，所述制造方法还包括：对所述沟道层进行减薄。

优选地，在对所述掺杂层退火的步骤之后，还包括：去除所述掺杂层；以及对所述沟道层进行减薄。

优选地，其中，所述掺杂层的材料包括磷硅玻璃。

优选地，所述掺杂层中的杂质包括P型杂质或者N型杂质。