[发明专利]半导体器件及其制造方法

说明书

本公开提供了半导体器件及其制造方法。该半导体器件可以包括衬底、界面绝缘图案、栅极绝缘图案、阈值电压控制金属图案和导电图案。界面绝缘图案可以形成在衬底上。包括氧化物的栅极绝缘图案可以形成在界面绝缘图案上，该氧化物具有比硅氧化物的介电常数高的介电常数。阈值电压控制金属图案可以形成在栅极绝缘图案上。导电图案可以形成在阈值电压控制金属图案上。至少包括氟的第一掺杂剂可以被包括在栅极绝缘图案内和栅极绝缘图案的至少下表面处以及在界面绝缘图案的与栅极绝缘图案接触的上表面处。该半导体器件可以具有优异的电特性。

技术领域

示例实施方式涉及半导体器件。更具体地，示例实施方式涉及包括晶体管的半导体器件。

背景技术

在半导体器件中包括的晶体管应具有足够的电性能。例如，晶体管可以具有减小的泄漏电流和/或较大的导通电流。为了改善晶体管的电性能，栅极结构可以包括具有小的缺陷的栅极绝缘层。

发明内容

示例实施方式提供了一种具有改善的电特性的半导体器件。

示例实施方式提供了制造半导体器件的方法。

根据示例实施方式，提供了一种半导体器件，该半导体器件可以包括衬底、界面绝缘图案、栅极绝缘图案、阈值电压控制金属图案和导电图案。界面绝缘图案可以在衬底上。栅极绝缘图案可以在界面绝缘图案上。栅极绝缘图案可以包括具有比硅氧化物的介电常数高的介电常数的氧化物。阈值电压控制金属图案可以在栅极绝缘图案上。导电图案可以在阈值电压控制金属图案上。第一掺杂剂可以存在于栅极绝缘图案内和栅极绝缘图案的表面处以及界面绝缘图案的与栅极绝缘图案接触的上表面处。第一掺杂剂可以至少包括氟。

根据示例实施方式，提供了一种半导体器件，该半导体器件可以包括衬底、界面绝缘图案、栅极绝缘图案、阈值电压控制金属图案、导电图案和杂质区域。衬底可以包括凹槽。界面绝缘图案可以与凹槽的表面共形。栅极绝缘图案可以在界面绝缘图案上。栅极绝缘图案可以包括具有比硅氧化物的介电常数高的介电常数的氧化物。阈值电压控制金属图案可以在栅极绝缘图案上。导电图案可以形成在阈值电压控制金属图案上。导电图案可以包括掺有N型或P型杂质的多晶硅图案以及包括金属的上金属图案，该金属具有比多晶硅图案的电阻低的电阻。用作源极/漏极区域的杂质区域可以在与凹槽的相反侧相邻的衬底中。第一掺杂剂可以存在于栅极绝缘图案内和栅极绝缘图案的表面处以及界面绝缘图案的与栅极绝缘图案接触的上表面处。第一掺杂剂可以至少包括氟。包括界面绝缘图案、栅极绝缘图案、阈值电压控制金属图案和导电图案的堆叠结构可以填充凹槽。

根据示例实施方式，提供了一种半导体器件，该半导体器件可以包括衬底、栅极绝缘图案和导电图案。衬底可以包括凹槽。栅极绝缘图案可以与衬底共形。导电图案可以在栅极绝缘图案上。导电图案可以包括掺有N型或P型杂质的多晶硅图案和上金属图案。第一掺杂剂可以在栅极绝缘图案中以及在栅极绝缘图案的上界面和下界面处。第一掺杂剂可以至少包括氟。包括栅极绝缘图案和导电图案的堆叠结构可以填充凹槽。

根据示例实施方式，提供了一种制造半导体器件的方法。在该方法中，可以在衬底上形成初始栅极绝缘层。下多晶硅层可以形成在初始栅极绝缘层上。下多晶硅层可以掺有至少包括氟的第一掺杂剂。下多晶硅层中包括的第一掺杂剂可以被扩散在初始栅极绝缘层内和初始栅极绝缘层的上界面及下界面处，以形成栅极绝缘层，该栅极绝缘层在其内以及其上界面和下界面处包括第一掺杂剂。多晶硅层可以形成在栅极绝缘层上。多晶硅层可以掺有N型或P型杂质。多晶硅层和栅极绝缘层可以被图案化以在衬底上形成包括栅极绝缘图案和多晶硅图案的栅极结构。

在示例实施方式中，在半导体器件的晶体管中，至少包括氟的第一掺杂剂可以被包括在栅极绝缘图案内和栅极绝缘图案的表面处以及在界面绝缘图案的与栅极绝缘图案接触的上表面处。可以通过第一掺杂剂来消除缺陷，从而可以减少栅极绝缘图案和界面绝缘图案的与栅极绝缘图案接触的上表面的缺陷。因此，晶体管具有减小的由于该缺陷引起的泄漏电流，并且可以具有更高的导通电流。因此，半导体器件可以具有改善的电特性。