[发明专利]一种面向元器件飞行验证的FPGA在轨调试方法

说明书

本发明公开了一种面向元器件飞行验证的FPGA在轨调试方法，所属方法包括如下步骤：S1:调试客户端通过线缆连接地面站，地面站通过星地通信链路向在轨航天器天线终端发起传输请求，等待建立通信后，由地面终端发起FPGA下载或调试信息传输请求；S2:在轨航天器天线终端接收到该请求信息后通过以太网将该建立连接信息传递给MCU；S3：MCU接收包含FPGA下载或调试信息的以太网数据包并解析，随后通过自定义JTAG链路将该信息发送至FPGA；S4：FPGA收到该下载或调试信息请求地面站的信息后，返回应答响应信息和握手数据给MCU；S5：MCU接收到FPGA返回的应答信息和握手数据后，通过以太网将该信息传递给在轨航天器天线终端。

技术领域

本发明涉及一种面向元器件飞行试验的FPGA的远程调试方法，针对元器件飞行验证等应用所需的FPGA在轨调试需求，本方法提出了基于星地链路和MCU远程控制的在轨调试方法。无需新增单独的JTAG硬件链路连接，通过MCU实现数据与控制信号的中继处理，解决了在无人值守的情况下进行在轨FPGA调试下载和监视的可实现性问题。

背景技术

MCU(Micro Control Unit)微控制单元，又称单片微型计算机(Single ChipMicrocomputer)或者单片机，是把中央处理器(Central Process Unit)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。

FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。

硬件描述语言(Verilog HDL或VHDL)所完成的电路设计，可以通过简单的综合与布局，快速的烧录至FPGA上进行测试，是现在IC设计验证的技术主流。

目前面向元器件飞行试验平台设计，大多采用“MCU+FPGA”的方式，如图2所示，用于在线重构元器件程序。MCU可通过以太网接收数据，方便地面站在线上注新的程序。

但是该方法，有下述几个问题：目前通过“MCU+FPGA”的方式在线重构元器件，仅能实现远程程序下载的功能，无法进行远程调试测试。一旦发生在轨的FPGA故障，仅能通过上位机软件实现软件层面的错误处理，无法收集在轨FPGA的内部动态信息，无法实现在轨FPGA的设计缺陷准确定位与解决

发明内容

本发明的目的在于：为了解决上述问题，本发明提供了如下技术方案，本发明提供的技术方案支持通过星地通信建立在轨远程下载与调试链路，通过地面终端对在轨FPGA进行调试和监测，且支持一条或多条JTAG链多个FPGA设备的下载与调试。根据Starlink星座统计的中低轨卫星平均端到端往返延时(rounbtrip time.RTT)为51.8ms，这就为地面终端通过FPGA EDA工具进行远程调试提供了链路时延保障。

本发明采用的技术方案如下：

一种面向元器件飞行验证的FPGA在轨调试方法，所属方法包括如下步骤：

S1:调试客户端通过线缆连接地面站，地面站通过星地通信链路向在轨航天器天线终端发起传输请求，等待建立通信后，由地面终端发起FPGA下载或调试信息传输请求；

S2:在轨航天器天线终端接收到该请求信息后通过以太网将该建立连接信息传递给MCU；

S3：MCU接收包含FPGA下载或调试信息的以太网数据包并解析，随后通过自定义JTAG链路将该信息发送至FPGA；

S4：FPGA收到该下载或调试信息请求地面站的信息后，返回应答响应信息和握手数据给MCU；