[发明专利]层叠式半导体器件及其测试方法在审
申请号: | 202010710702.4 | 申请日: | 2020-07-22 |
公开(公告)号: | CN113097198A | 公开(公告)日: | 2021-07-09 |
发明(设计)人: | 吴相默;金支焕;李东郁;李康说 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L25/18 | 分类号: | H01L25/18;H01L21/66;H01L23/544 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 许伟群;阮爱青 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 层叠 半导体器件 及其 测试 方法 | ||
1.一种层叠式半导体器件,包括:
基底裸片;以及
多个核心裸片,其层叠在所述基底裸片上方,并且经由多个穿通电极和参考穿通电极彼此耦接,
其中,所述基底裸片包括:第一测试电路,其适用于在测试操作期间,向所述多个穿通电极之中的至少一个目标穿通电极传送测试振荡信号,并且通过将基于所述测试振荡信号产生的测试基底信号与经由所述参考穿通电极传送来的测试核心信号进行比较来输出测试输出信号;以及
其中,所述多个核心裸片中的每个包括:第二测试电路,其适用于在所述测试操作期间,产生与经由所述目标穿通电极传送来的所述测试振荡信号相对应的所述测试核心信号,并且向所述参考穿通电极传送所述测试核心信号。
2.根据权利要求1所述的层叠式半导体器件,
其中,所述基底裸片包括:适用于与控制器接口的第一区域,适用于与所述多个穿通电极接口的第二区域,以及适用于与测试设备接口的第三区域,以及
其中,所述第一测试电路被设置在所述第二区域中。
3.根据权利要求2所述的层叠式半导体器件,其中,所述第一测试电路经由设置在所述第三区域中的测试输出焊盘而将所述测试输出信号输出到外部。
4.根据权利要求2所述的层叠式半导体器件,其中,所述基底裸片包括:
第一输入/输出I/O缓冲器电路,其设置在所述第一区域中,并且适用于接收从控制器传送来的数据/向所述控制器输出数据;以及
第二I/O缓冲器电路,其设置在所述第二区域中,并且适用于接收从所述穿通电极传送来的数据/向所述穿通电极输出数据。
5.根据权利要求4所述的层叠式半导体器件,其中,所述第一测试电路包括:
模式生成器,其适用于根据测试信号来产生所述测试振荡信号并且将所述测试振荡信号提供给所述第二I/O缓冲器电路的输出缓冲器;
第一计数器,其适用于根据所述测试信号而对所述测试振荡信号进行计数,以产生基底计数信号;
第一串行器,其适用于使所述基底计数信号串行化,以输出所述测试基底信号;以及
比较器,其适用于将所述测试核心信号与所述测试基底信号进行比较,以输出所述测试输出信号。
6.根据权利要求5所述的层叠式半导体器件,其中,
其中,所述测试信号为具有频率信息的多比特位信号,以及
其中,所述模式生成器根据包括在所述测试信号中的所述频率信息来产生以设定的周期触发的所述测试振荡信号。
7.根据权利要求5所述的层叠式半导体器件,其中,所述第一测试电路还包括:
第一寄存器,其适用于储存从所述第一计数器输出的所述基底计数信号,以向所述第一串行器提供所储存的基底计数信号。
8.根据权利要求4所述的层叠式半导体器件,其中,所述第一测试电路包括:
模式生成器,其适用于根据测试信号来产生第一预振荡信号;
多路复用器,其适用于通过响应于测试选择信号而选择所述第一预振荡信号和第二预振荡信号中的一个来将所述测试振荡信号输出到所述第二I/O缓冲器电路的输出缓冲器;
第一计数器,其适用于根据所述测试信号而对所述第一预振荡信号或所述第二预振荡信号进行计数,以产生基底计数信号;
第一串行器,其适用于使所述基底计数信号串行化,以输出所述测试基底信号;以及
比较器,其适用于将所述测试核心信号与所述测试基底信号进行比较,以输出所述测试输出信号。
9.根据权利要求8所述的层叠式半导体器件,其中,所述第一测试电路还包括:
第一寄存器,其适用于储存从所述第一计数器输出的所述基底计数信号,以向所述第一串行器提供所储存的基底计数信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010710702.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:层叠式半导体器件及其测试方法
- 下一篇:用于供电装置的输入过压保护电路
- 同类专利
- 专利分类