[发明专利]一种流水线型ADC电容失配校准电路及方法

说明书

本发明涉及一种流水线型ADC电容失配校准电路及方法，该电路基于流水线型ADC电路结构实现，包括数字电路和多级流水级，每级流水级均包括校准辅助电容和校准逻辑电路，校准辅助电容一端连接流水级的放大器的正输入端，另一端分别通过第一开关至第三开关连接流水级的总输入端、负参考电平、正参考电平，且每级流水级的总输入端处设有输入短路开关，校准逻辑电路接收数字电路输出的校准指示信号、校准控制信号和第一电容高低指示信号，输出控制第一开关至第三开关的信号，在校准时通过校准辅助电容防止流水级输出溢出。本发明能够将由电容失配引起的截距失配以及增益失配在数字域完全补偿，有效消除电容失配对流水线型ADC动态性能的影响。

技术领域

本发明涉及混合信号集成电路技术领域，尤其涉及一种流水线型ADC电容失配校准电路及方法。

背景技术

模数转换器（ADC）作为连接模拟和数字的“桥梁”，被广泛应用于无线宽带通信、高速数据存储和生物医疗等领域。在无线宽带通信领域，ADC在接收机中扮演着非常重要的角色，其性能也是制约接收机系统性能提升的重要因素之一。为了满足现代无线宽带通信对带宽以及动态范围的需求，高速高精度模数转换器的研究也成为热门。

流水线型ADC能够在速度和精度之间取得一个较好的折中，因此被广泛应用于高速高精度模数转换器设计中。如图 1所示，典型的流水线型ADC电路结构包括采样保持电路（SHA）、多级流水级（Stage1~Stagek，k为流水级个数）和数字电路，第i级流水级（Stagei，i∈k）的总输入端连接前级（第i-1级）流水级（即更接近流水线型ADC总输入侧的上一级流水级）的总输出端V_res,i-1，第i级流水级的总输出端V_res,i连接后级流水级（即更接近流水线型ADC总输出侧的下一级流水级）的总输入端，向数字电路输出进行量化后的量化结果，即量化码字D_Si，其中每级流水级由子ADC（Sub_ADC）、子DAC（Sub_DAC，子数模转换器）、差减电路和放大器（RA）组成，由于子DAC、差减电路往往不是由独立的单元/模块实现，而是由多元件共同实现子DAC及差减电路相应功能，（如图1中虚线框所示）因此子DAC、差减电路和放大器的组合又常称作MDAC。流水线型ADC将量化过程分解为多步进行，缓解了每一步量化的精度需求，优势是可以在采样率和量化位数之间取得良好的折中。但受限于电容失配、比较器失调和放大器有限增益带宽效应等因素的影响，在对动态范围有要求的应用场合，流水线型ADC需配合相关的校准方法以提高ADC的动态性能。

流水级常采用多bit设计以在噪声和功耗之间取得一个良好的折中效果，同时，为了降低对比较器失调的敏感性，常采用冗余编码的流水级编码方式。在实际工艺制造中，由于MDAC中各采样电容的容值偏差量各不相同，这就会造成电容失配。通过获得各采样电容相对于反馈电容的相对电容误差值与反馈电容的比值（即失配值ΔC_si/C_f，设ΔC_si为第i个采样电容C_si相对于反馈电容的相对电容误差值，C_f为反馈电容），即可在数字域对“畸变”的流水级传递函数进行校正，从而解决电容失配对ADC系统的动态性能造成的影响。

目前，流水线型ADC电容失配校准方法主要可以分为模拟校准和数字校准，其中模拟校准方法通常需要较为复杂的模拟电路实现，而相比较而言，数字校准方法无需复杂的模拟电路设计，电路面积和功耗资源消耗也更低。但现有技术中的数字校准方法往往存在补偿精度不足的问题，或需要增加特殊输入端等，难以实现片上集成，且功耗较大。

发明内容

本发明的目的是针对上述至少一部分缺陷，提供一种流水线型ADC电容失配校准电路及流水线型ADC电容失配校准方法，以实现在数字域补偿由采样电容失配引起的截距失配和增益失配。

为了实现上述目的，本发明提供了一种流水线型ADC电容失配校准电路，该电路基于流水线型ADC电路结构实现，包括数字电路和多级流水级，每级所述流水级均包括校准辅助电容和校准逻辑电路，其中，