[发明专利]面向PUF的BCH纠错码硬件电路实现方法及BCH译码器

说明书

本发明公开一种面向PUF的BCH纠错码硬件电路实现方法及BCH译码器，利用二进制BCH纠错码的对数表和反对数表，将采用有限域乘法器实现的有限域乘法功能转换到实数域实现。本发明对数表/反对数表主要借助组合逻辑电路实现，在满足算法要求的基础上尽可能减小芯片面积，不需要占用flash等结构的存储(使用存储的方案也可以实现)，通过对求余和负数的处理，进一步达到了减小芯片面积和功耗的目的。

技术领域

本发明涉及BCH译码器，属于专用集成电路设计技术领域。

背景技术

PUF(Physically Unclonable Function)即物理不可克隆函数技术，可以提供ID认证的二进制安全信息，其随机性、不可预测性、不可克隆性使得提供的ID信息在设备认证过程中更加安全。PUF技术是由能够产生输出的电路、组件、过程或其他实体来实现的。SRAMPUF就是借助SRAM的随机特性实现PUF的激励响应关系。但SRAM存在不稳定的特性，可能会因为电路中的噪声产生跳变，其输出的数值发生变化，因此需要纠错码来解决这一问题，保证数据的稳定。

纠错码(error correcting code)是在接收端能自动地纠正数据传输中所发生差错的编码方式。BCH码是编码理论尤其是纠错码中常用的编码方法之一，名字来源于Bose、Ray-Chaudhuri和Hocquenghem三个数学家的缩写。BCH码可以用于SRAM PUF的纠错，保证其输出的稳定。为了保证信息的安全性，BCH码通常采用硬件电路实现的方式，即通过定制化的逻辑门和电路实现BCH算法。BCH码的实现在实际应用中可以包括编码和译码两个部分，其中译码的部分也可以称之为BCH译码器。BCH译码器主要包括伴随式生成模块(syndromemodule)，错误位置方程生成模块(BMA module)，求解错误位置模块(chein module)，其中常用的计算错误位置方程使用的算法叫做BMA，常用的错误位置求解的算法叫做钱搜索。

对于纠错码而言，根据编码的情况不同，纠错能力也存在一定差异，常用(n,k,t)结构来表述纠错码的三大基本参数，其中n为码长，k为信息位，t为纠错能力。例如(127,15,27)的意思是，信道中传递的二进制信息为127bit，而只有15bit为真正需要传递的信息，剩下112bit的信息都是冗余位，但这些信息可以让127bit数据中出现任意≤27bit的错误全部纠正回来，保证15bit的信息不发生变化。

BCH算法过程中涉及到有限域的乘法、并行单元的计算、求逆计算等。对于ASIC芯片的实现而言，码长越长，BCH码的纠错能力越高，则耗费的有限域乘法器越多且占用的芯片面积越大，其增长量和码长、纠错能力呈接近于指数的关系。而随芯片面积增大带来的芯片成本增加、功耗增大等问题也随之而来。另一方面，在数学证明中，BCH码需要对特定的序列进行求逆计算，而硬件电路对于求逆的实现也需要耗费大量的运算资源，增大芯片面积。

发明内容

本发明针对上述使用场景中的问题，面向PUF的BCH码算法的硬件电路实现，提出在原有算法的流程上增加对数表/反对数表模块的方案，并针对此方案进行一系列的具体优化，有效规避了有限域乘法器和求逆计算占用面积过大的弊端。

为了实现上述发明目的，本发明采用如下技术方案：

本发明首先提供一种面向PUF的BCH纠错码硬件电路实现方法，其特征在于利用二进制BCH纠错码的对数表和反对数表，将采用有限域乘法器实现的有限域乘法功能转换到实数域实现，具体方法是：当需要进行有限域乘法计算时，首先利用二进制BCH纠错码的对数表对各乘数进行转换，得到各乘数的幂指数，然后对各乘数的幂指数求和，再将各乘数的幂指数求和结果对本源BCH码字的长度进行求余，最后再利用二进制BCH纠错码的反对数表对求余结果进行转换，得到有限域乘法的最终结果。