[发明专利]用于降低SRAM存储阵列漏电流的电路及控制方法

说明书

本发明公开了一种用于降低SRAM存储阵列漏电流的电路及控制方法，包括存储阵列电源电压控制模块、存储阵列地端电压控制模块和存储阵列；通过存储阵列电源电压控制模块和存储阵列地端控制模块实现存储阵列电源端和地端电压的控制，可降低存储单元实际数据保持电压，从而减小SRAM在数据保持状态下的漏电功耗。并且利用控制不同调节信号来实现调节存储单元数据保持电压值的功能，以应对不同设计需求。本发明可有效降低SRAM在数保持状态下存储阵列的漏电流，并且在用SRAM实现的存储系统中，可以实现必要SRAM以低漏电开销保持数据，其余SRAM完全关闭电源的低功耗方案。

技术领域

本发明属于SRAM技术领域，尤其涉及一种用于降低SRAM存储阵列漏电流的电路及控制方法。

背景技术

随着物联网技术的不断发展，应用于物联网传感器节点的高能效微控制器的需求快速增长，由于电池供电的特性，微控制器的低功耗设计成为关键。应用于物联网技术的微控制器典型工作特点为长时间处于休眠模式，因此降低微控制器在休眠模式的漏电能耗尤为重要，其中SRAM的静态漏电功耗为主要功耗来源。

现有技术中，休眠状态下SRAM的外围逻辑电路通常采用电源门控的方式降低漏电流，存储阵列仅仅在不需要保持数据的状态下才通过关闭电源门控限制漏电功耗。对于部分需要保存数据的SRAM，其存储阵列仍处于正常供电状态，导致存储阵列漏电功耗仍然较大，限制了微控制器能效的进一步提升。

发明内容

发明目的：针对以上问题，本发明提出一种用于降低SRAM存储阵列漏电流的电路及控制方法，通过利用存储阵列电源电压控制模块和存储阵列地端电压控制模块分别控制存储阵列的电源电压和地端电压，降低存储阵列实际数据保持电压，实现降低漏电功耗的目的；并利用两组控制信号分别控制存储阵列电源电压降低值和存储阵列地端抬升值，调整存储阵列的数据保持电压，以应对不同设计的需求。

技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种用于降低SRAM存储阵列漏电流的电路，包含存储阵列电源电压控制模块、存储阵列地端电压控制模块和存储阵列；所述存储阵列电源电压控制模块用于控制存储阵列实际供电电压值；所述存储阵列地端电压控制模块用于控制存储阵列实际地端电压值；所述存储阵列用于存储数据。

进一步地，所述存储阵列电源电压控制模块包含SRAM电源端、第一电源电压控制模块使能信号、第二电源电压控制模块使能信号、第一电源电压控制模块调节信号，第二电源电压控制模块调节信号、第三电源电压控制模块调节信号、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第一反相器、第二反相器、第三反相器、第四反相器。

其中，SRAM电源端分别与第一MOS管的源极、第二MOS管的源极、第三MOS管的源极相接，第一MOS管的栅极接第一电源电压控制模块使能信号、第一反相器的输入端，第一MOS管的漏极分别接第四MOS管的源极、第二MOS管的漏极、第三MOS管的漏极、第五MOS管的源极、第七MOS管的源极、第九MOS管的源极，第二MOS管的栅极与第二反相器的输出端、第三反相器的输入端相连，第三MOS管的栅极与第四反相器的输出端相连；第一反相器的输出端接第二反相器的输入端；第三反相器的输出端接第四反相器的输入端；第四MOS管的栅极接第二电源电压控制模块使能信号，第四MOS管的漏极分别接第六MOS管的漏极、第八MOS管的漏极、第十MOS管的漏极；第五MOS管的栅极接第一电源电压控制模块调节信号和第六MOS管的栅极，第五MOS管的漏极接第六MOS管的源极；第七MOS管的栅极接第二电源电压控制模块调节信号和第八MOS管的栅极，第七MOS管的漏极接第八MOS管的源极；第九MOS管的栅极接第三电源电压控制模块调节信号和第十MOS管的栅极，第九MOS管的漏极接第十MOS管的源极。