[发明专利]半导体结构及其制作方法

说明书

本发明提供一种半导体结构及其制作方法。所述制作方法提供的半导体基底的第一区域形成有自对准双重图形掩模，所述自对准双重图形掩模包括多个氮化物的侧墙，首先对半导体基底进行预处理，以在侧墙表面形成钝化膜，接着在半导体基底表面涂覆光刻胶并进行曝光和显影，形成图形化的光刻胶层，然后对半导体基底进行刻蚀，形成自对准双重图形结构，其中，在曝光和显影过程中，钝化膜用于防止光刻胶层中的光酸与侧墙反应。所述钝化膜可以避免光刻胶层在曝光过程中产生的光酸与侧墙反应，有助于在显影过程中去除侧墙间的光刻胶层，增大了光刻工艺窗口。所述半导体结构包括利用上述制作方法制成的自对准双重图形结构。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。

背景技术

随着集成电路技术节点的向前推进，图形关键尺寸不断减小，在关键尺寸缩小到了28nm节点以下时，利用波长193nm的浸没式光刻机进行单次曝光的分辨率已无法满足工艺要求。为了克服光刻工艺限制，制作更精细的结构，通常采用双重曝光技术或自对准双重成像技术(Self aligned double patterning，SADP)来满足节点不断缩小的工艺需求。自对准双重成像技术又叫侧墙成像技术，该工艺主要包括以下步骤：首先在基底上以光刻和蚀刻工艺形成多个牺牲结构(或称心轴结构，mandrel)，之后形成一掩模层覆盖所述多个牺牲结构和基底表面，然后进行例如回蚀刻，得到仅覆盖牺牲结构侧面的掩模层即侧墙，之后去除所述多个牺牲结构，接着以所述侧墙作为硬掩模刻蚀基底，可以得到较牺牲结构更为精细排列的结构。

图1为利用现有自对准双重成像技术形成侧墙掩模后的剖面示意图。参见图1，一种半导体结构的制作过程中，在形成作为自对准双重图形掩模的侧墙(SiN)700后、刻蚀下方的半导体基底10之前，为了保护半导体基底10的未覆盖侧墙且不需要被刻蚀的区域，需要在基底上涂敷光刻胶并通过曝光和显影对光刻胶层进行图形化处理，得到的图形化的光刻胶层800和侧墙700共同作为接下来刻蚀基底的掩模。

但是，如图1所示，研究发现，由于曝光前涂敷在基底上的光刻胶也存在于侧墙700间的间隙，而侧墙700的材料即上述掩模层的材料通常为氮化硅或氮氧化硅，在曝光过程中，在光刻胶层800中产生的光酸容易与侧墙700发生反应，生成氨基化合物，导致光刻胶层不能被显影液完全溶解去除，体现在显影后侧墙间隙仍有光刻胶残留(如图中残留的光刻胶800')，残留的光刻胶800'在基底刻蚀过程中会影响图形精度，造成光刻工艺中曝光能量、曝光时间等的可调范围缩小，即造成执行光刻工艺的调节窗口变窄。

发明内容

本发明目的在于提供一种半导体结构的制作方法，以解决在自对准双重成像技术中，形成于侧墙间隙的光刻胶层难以显影去除干净的问题。本发明还提供一种利用所述半导体结构的制作方法制作得到的半导体结构。

为解决上述问题，一方面，本发明提供一种半导体结构的制作方法，所述制作方法包括：

提供半导体基底，所述半导体基底布置有第一区域，对应于所述第一区域在半导体基底上形成有自对准双重图形掩模，所述自对准双重图形掩模包括多个侧墙，所述侧墙的材料包括氮化物；

对所述半导体基底进行预处理，以在所述侧墙表面形成钝化膜；

在所述半导体基底表面涂覆光刻胶，再进行曝光和显影，去除所述第一区域的光刻胶层，并在所述第一区域之外的区域形成图形化的光刻胶层，其中，所述钝化膜用于防止所述光刻胶层中的光酸与所述侧墙反应；以及

以所述侧墙和所述图形化的光刻胶层作为掩模，对所述半导体基底进行刻蚀，在所述第一区域的半导体基底中形成自对准双重图形结构。

可选的，所述侧墙为氮化硅或者氮氧化硅，所述钝化膜为二氧化硅。

可选的，在对所述半导体基底进行所述预处理的过程中，向放置所述半导体基底的腔体中通入氧气，所述氧气与所述侧墙表层反应形成所述钝化膜。