[发明专利]芯片级微型封装的带通滤波器及其封装方法

权利要求书

1.一种芯片级微型封装的带通滤波器，包括封装外壳及设于封装外壳中的PCB板（30），其特征在于，所述封装外壳由底座（20）、底座（20）的外引脚及上盖（40）构成，所述上盖（40）覆盖在底座（20）上，所述PCB板（30）粘结在底座（20）上，所述PCB板（30）表面设有电路端柱Port1和电路端柱Port2，电路端柱Port1和电路端柱Port2分别在PCB板（30）表面两边，所述PCB板（30）的四角各开设有一个信号接孔连接一个外引脚，四个外引脚分别为第一外引脚（21）、第二外引脚（22）、第三外引脚（23）、第四外引脚（24）；所述PCB板（30）上设置有11个电容，在11个电容上部焊接有10个磁环电感；具体的，11个电容在所述PCB板（30）上分布为两排，第一排从左到右依次为电容C1、电容C2、电容C3、电容C4和电容C5，第二排从左到右依次为电容C6、电容C7、电容C8、电容C9、电容C10和电容C11；在11个电容上部的10个磁环电感的位置分布为，第一排从左到右依次为磁环电感L1、磁环电感L2、磁环电感L3和磁环电感L4；第二排从左到右依次为磁环电感L10、磁环电感L9、磁环电感L8、磁环电感L7、磁环电感L6和磁环电感L5，其中，磁环电感L1、磁环电感L2和磁环电感L3环面竖直于PCB板（30），且横向排列成一排，磁环电感L4的环面水平放置在电容C5上；第二排的磁环电感L10和磁环电感L9在电容C6和电容C7上，磁环电感L10和磁环电感L9的环面与PCB板（30）上表面成45°夹角，与电容C6、电容C7和电容C11表面中心的连线也成45°夹角；磁环电感L7环面平放在电容C8、电容C9上，磁环电感L8环面平放在磁环电感L7上，并且，磁环电感L8的一部分伸出在磁环电感L7边缘外，磁环电感L5的环面与PCB板（30）垂直，并与电容C7和电容C11表面中心的连线在同一平面内；

电路连接如下：

在电路端柱Port1和电路端柱Port2之间依次串联有磁环电感L1、电容C6、磁环电感L9、磁环电感L8、磁环电感L3、磁环电感L6和电容C5，端柱Port1与第一外引脚（21）连接，端柱Port2与第四外引脚（24）连接；第二外引脚（22）与第三外引脚（23）均为接地端；在磁环电感L1和电容C6连接处又连接电容C1的一端，电容C1的另一端接地；在电容C6和环电感L9的连接处又连接磁环电感L10的一端，磁环电感L10的另一端接地；在磁环电感L9和磁环电感L8的连接处又连接有电容C2和磁环电感L2的一端，电容C2和磁环电感L2的另一端接地；在磁环电感L8和磁环电感L3的连接处连接有电容C9和磁环电感L7的一端，电容C9和磁环电感L7的另一端接地；在磁环电感L3和磁环电感L6的连接处连接有电容C4和磁环电感L4的一端，电容C4和磁环电感L4的另一端接地；在环电感L6和电容C5的连接处又连接的有磁环电感L5的一端，磁环电感L5的另一端接地；在电容C5与端柱Port2的连接处连接有电容C11的一端，电容C11的另一端接地；

所有接地的电容或磁环电感接地的一端与第三外引脚（23）或第四外引脚（24）连接；第三外引脚（23）和第四外引脚（24）接地；第一外引脚（21）与电路端柱Port1连接，第二外引脚（22）与电路端柱Port2连接。

2.根据权利要求1所述的芯片级微型封装的带通滤波器，其特征在于，所述信号接孔中设有焊接部与外引脚及PCB板（30）电性连接；所述PCB板（30）背面全部接地，不铺阻焊，且PCB板（30）背面和底座完全接触；其中，磁环电感L1、磁环电感L3、磁环电感L5、磁环电感L7和磁环电感L8都用060高Q值磁环，磁环电感L2、磁环电感L4、磁环电感L6、磁环电感L9和磁环电感L10都用070高Q值磁环。

3.根据权利要求1或2所述的芯片级微型封装的带通滤波器，其特征在于，所述PCB板（30）设置为厚度0.5mm、宽度7.5mm及长度17.5mm。