[发明专利]复制关键路径电路和芯片

权利要求书

1.一种复制关键路径电路，其特征在于，包括：

延迟链电路，用于动态地对实际关键路径进行划分，将所述实际关键路径划分为一个复制关键路径等效电路和一个时序裕量电路，并根据所述复制关键路径等效电路与所述时序裕量电路的占比和输入信号生成输出信号；

所述延迟链电路包括多个数据寄存单元，所述数据寄存单元的数量由所述实际关键路径对应的时序裕量电路的占比决定；

所述数据寄存单元包括：

第一控制模块，用于响应复位信号，在采样阶段将高电平电压信号提供给第一节点，以及在复位阶段将低电平电压信号提供给所述第一节点；

第二控制模块，用于响应所述第一节点的电压信号和所述输入信号，在复位阶段将所述高电平电压信号提供给第二节点；

输出模块，用于响应所述复位信号和所述第二节点的电压信号，在采样阶段将所述高电平电压信号提供给输出端；以及

下拉模块，用于响应所述第二节点的电压信号，在复位阶段将所述低电平电压信号提供给所述输出端；

采样电路，与所述延迟链电路电连接，用于对所述延迟链电路的所述输出信号进行采样，并生成包含所述延迟链电路的输出信号的采样信息；

所述采样电路包括：

信号获取单元，所述信号获取单元包括多个寄存器，所述寄存器与所述数据寄存单元电连接，且每一个所述寄存器用于获取一路所述延迟链电路的输出信号；

关键路径选择单元，所述关键路径选择单元包括多个多路选择器，所述多路选择器与所述寄存器一一对应，用于接收所述输出信号；以及

同步单元，所述同步单元包括多个级联模块，所述级联模块与所述多路选择器一一对应电连接，每一所述级联模块包括至少两个级联的触发器，且所有所述触发器的触控端电连接同一时钟信号，用于接收所述输出信号，并对多个所述输出信号进行同步处理，得到采集信息；

裕量信息电路，与所述采样电路电连接，用于接收所述采样信息，并根据对应于同一所述延迟链电路的多个输出信号，确定所述实际关键路径在所述延迟链电路中的实际边界信息。

2.如权利要求1所述的复制关键路径电路，其特征在于，所述第二控制模块包括：

第一子控制模块，用于响应所述第一节点的电压信号，在复位阶段将所述高电平电压信号提供给第二节点；

第二子控制模块，用于响应所述输入信号，在复位阶段将所述高电平电压信号提供给所述第二节点；和

第三子控制模块，用于响应所述输入信号和所述第一节点的电压信号，在采样阶段将所述低电平电压信号提供给所述第二节点。

3.如权利要求1所述的复制关键路径电路，其特征在于，所述第一控制模块包括第一、第二、第三和第四开关管；

所述第一开关管和所述第二开关管串联在输入端与所述第一节点之间，所述第三开关管和所述第四开关管依次串联在所述第二节点与所述低电平电压信号之间，且所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管的栅极均与所述复位信号电连接。

4.如权利要求2所述的复制关键路径电路，其特征在于，所述第一子控制模块包括第五开关管和第六开关管；

所述第五开关管和所述第六开关管依次串联在输入端与所述第一节点之间，且所述第五开关管和所述第六开关管的栅极均与所述第一节点电连接。

5.如权利要求2所述的复制关键路径电路，其特征在于，所述第二子控制模块包括第七开关管和第八开关管；

所述第七开关管和所述第八开关管依次串联在输入端与所述第二节点之间，且所述第七开关管和所述第八开关管的栅极均与所述输入端电连接。

6.如权利要求2所述的复制关键路径电路，其特征在于，所述第三子控制模块包括第九开关管和第十开关管；

所述第九开关管和所述第十开关管依次串联在所述第二节点与所述低电平电压信号之间，且所述第九开关管栅极与输入端电连接，所述第十开关管的栅极与所述第一节点电连接。