[发明专利]电源网络均匀性及功耗测试方法

说明书

本发明提供电源网络均匀性及功耗测试方法。该电源网络均匀性及功耗测试方法包括利用多个一般电路单元布满测试电路；利用电源网络对每一所述一般电路单元提供供应电压；指定每一所述一般电路单元的功耗；计算所述测试电路的功耗密度以及所述一般电路单元的功耗密度；以及判断所述测试电路的功耗密度与所述一般电路单元的功耗密度是否相同，其中当所述测试电路的功耗密度与所述一般电路单元的功耗密度相同时，判断所述电源网络是否均匀，当所述测试电路的功耗密度与所述一般电路单元的功耗密度不同时，代表运行所述测试方法的工具发生故障。

技术领域

本发明涉及一种电源网络均匀性及功耗测试方法。

背景技术

芯片签核(signoff)时不仅静态时序分析(STA)要满足设计要求，电压降(IRdrop)也要满足设计要求。由于实际的系统电源要经过印刷电路板(PCB)以及封装而至芯片表面的凸块(bump)后，再经由与凸块接触的焊垫以及芯片内部的电源网络(power mesh)才能为芯片内部的电路供电，在这一系列电源分配网络上会产生系统电源平面噪声以及导通电压降。因此，芯片签核包括了电压降的签核，但不同电路设计厂商的电压降的标准可能会有差异。

经过电压降后，芯片上各处一般电路单元所接收的电压会产生较大的差异，进而导致一般电路单元的延迟时间与硅前验证(pre-silicon)的结果出现差异，而使整体电路无法达到预期效能。因此，我们有必要预先对电源网络的均匀性以及电源网络的最大承载功耗进行测试，以更好地设计出合格的电源网络。

发明内容

本发明提出了一种电源网络均匀性及功耗测试方法，能够确认电源网络是否均匀，并有效的测试设计的电源网络是否足以承载设计的功率损耗。

有鉴于此，本发明提出一种电源网络均匀性及功耗测试测试方法，包括利用多个一般电路单元布满测试电路；利用电源网络对每一所述一般电路单元提供供应电压；指定每一所述一般电路单元的功耗；计算所述测试电路的功耗密度以及所述一般电路单元的功耗密度；以及判断所述测试电路的功耗密度与所述一般电路单元的功耗密度是否相同，其中当所述测试电路的功耗密度与所述一般电路单元的功耗密度相同时，判断所述电源网络是否均匀，当所述测试电路的功耗密度与所述一般电路单元的功耗密度不同时，代表运行所述测试方法的工具发生故障。

附图说明

图1为本发明一实施例所述的测试电路100的示意图；

图2A为本发明一实施例所述的电源网络200的示意图；

图2B为图2A的区块210的立体示意图；

图3为本发明一实施例所述的测试方法300的流程图；

图4为本发明一实施例所述的判断电源网络是否均匀的方法400的流程图；

图5为本发明另一实施例所述的判断电源网络是否均匀的方法500的流程图；

图6为本发明一实施例所述的判断一般电路单元的电源电压降是否均匀的方法600的流程图；以及

图7为本发明另一实施例所述的判断一般电路单元的电源电压降是否均匀的方法700的流程图。

具体实施方式

以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求书所界定者为准。

能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种组件、组成成分、区域、层、和/或部分，这些组件、组成成分、区域、层、和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、组成成分、区域、层、和/或部分。因此，以下讨论的一第一组件、组成成分、区域、层、和/或部分可在不偏离本公开一些实施例的教示的情况下被称为一第二组件、组成成分、区域、层、和/或部分。