[发明专利]一种数字逻辑设计中信号声明系统、方法、设备及介质

说明书

本申请公开了一种数字逻辑设计中信号声明系统、方法、设备及介质，系统包括：设计模块，包括相应的编写语句；文件索引列表，包括各设计模块对应的文件名；自动声明脚本，通过注释语句对该设计模块中的编写语句进行检索，确定所有待声明信号；并对检索到的待声明信号进行声明。通过设计模块中的注释语句，可以在使用自动声明脚本能够对所有的待声明信号进行准确定位，并基于注释语句中的数据位宽进行声明，保证了在声明信号时数据位宽的准确性。对设计工程中的各设计模块的待声明信号进行自动声明，减少了开发人员的工作量。并且当更改设计模块中的相关设计时，只需要重新运行自动声明脚本，即可完成对各信号的声明，十分便利。

技术领域

本申请涉及信号声明领域，具体涉及一种数字逻辑设计中信号声明系统、方法、设备及介质。

背景技术

目前，电子信息技术产业发展迅速，对于专用芯片的性能要求越来越高，在集成电路制技术迅速进步的同时，集成电路的复杂度呈指数增加，数字逻辑设计规模越来越大，信号数量增长迅速，因此，人工编写各设计模块中的信号声明变得费时费力，非常容易出现漏声明，声明位宽不正确等问题。

发明内容

为了解决上述问题，本申请提出了一种数字逻辑设计中信号声明系统，包括：设计模块，包括相应的编写语句，所述编写语句包括模块IO端口信号、赋值语句、子模块IO端口信号、注释语句，所述注释语句标明所在行的待声明信号的数据位宽；文件索引列表，包括各所述设计模块对应的文件名；自动声明脚本，针对所述文件索引列表中所包含的每个所述设计模块，通过所述注释语句对该设计模块中的所述编写语句进行检索，确定所有所述待声明信号；并对检索到的所述待声明信号进行声明。

在一个示例中，所述自动声明脚本包括：检索分类模块，通过所述注释语句对所述设计模块中的所述编写语句进行检索，确定所有所述待声明信号；并对所述待声明信号进行分类；信号剔除模块，基于所述待声明信号的分类，剔除重复的所述待声明信号；信号声明打印模块，对进行剔除后剩余的所述待声明信号进行打印输出至所述设计模块对应的文件中，以完成针对所述待声明信号的信号声明。

在一个示例中，对所述待声明信号进行分类时，所述待声明信号的类别包括：所述模块IO端口信号、时序逻辑被赋值信号、组合逻辑被赋值信号、所述子模块IO端口信号；所述信号剔除模块，将所述时序逻辑被赋值信号、所述组合逻辑被赋值信号、所述子模块IO端口信号对应类别中重复的所述模块IO端口信号剔除；将所述子模块IO端口信息对应类别中重复的所述时序逻辑被赋值信号、所述组合逻辑被赋值信号剔除；将所述时序逻辑被赋值信号、所述组合逻辑被赋值信号对应类别中的剩余重复信号剔除。

在一个示例中，所述信号声明打印模块，按照预设规则对剩余的所述待声明信号进行打印输出至所述设计模块对应的文件的IO端口列表中，以完成针对所述待声明信号的信号声明，所述预设规则包括将所述时序逻辑被赋值信号打印为寄存器REG类型、将所述组合逻辑被赋值信号打印为线网WIRE类型、将所述子模块IO端口信号打印为线网WIRE类型。

另一方面，本申请还提出了一种数字逻辑设计中信号声明方法，应用在如上述任意一个示例所述的系统中，所述方法包括：自动声明脚本通过文件索引列表确定各设计模块，并将每个所述设计模块中所包含待声明信号进行声明；将每个所述设计模块中所包含待声明信号进行声明，包括：通过所述设计模块中预先编写的注释语句，对所述设计模块中的编写语句进行检索，确定所有所述待声明信号，所述编写语句包括模块IO端口信号、赋值语句、子模块IO端口信号、所述注释语句，所述注释语句标明所在行的待声明信号的数据位宽；对检索到的所述待声明信号进行声明。

在一个示例中，通过所述设计模块中预先编写的注释语句，对所述设计模块中的编写语句进行检索，确定所有待声明信号之后，所述方法还包括：对所述待声明信号进行分类；基于所述待声明信号的分类，剔除重复的所述待声明信号；对检索到的所述待声明信号进行声明，包括：对进行剔除后剩余的所述待声明信号进行打印输出至所述设计模块对应的文件中，以完成针对所述待声明信号的信号声明。