[发明专利]一种浮栅型FLASH突触器件结构及其制备方法

权利要求书

1.一种浮栅型FLASH突触器件结构，其特征在于，包括多个浮栅型FLASH突触器件单元；所述浮栅型FLASH突触器件单元包括2个共浮栅且共控制栅的FLASH管：1个pFLASH管T1和1个nFLASH管T2；

所述pFLASH管T1和所述nFLASH管T2通过共栅方式控制pFLASH管T1和nFLASH管T2多种存储信息状态，以建立T1和T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP功能；

建立pFLASH管T1和nFLASH管T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能，且通过编程与擦除实现两种正反STDP学习函数模型，包括：(1)根据电荷共享基本原理，pFLASH管T1和nFLASH管T2阈值变化量均由编程与擦除方式实现充入和移除的电荷量决定，且T1和T2的阈值变化量表现为等值变化；

(2)所述电荷共享基本原理是：其中，ΔV_th是阈值电压变化量，ΔQ是浮栅电荷变化量，C_FG是浮栅与控制栅之间的电容；器件的阈值电压的变化量是由时间和编程电压决定的，即ΔV_th(t)＝F(ΔQ(t))＝F(t、V_D、V_CG)；其中，t是时间，V_D是T1或者T2的漏端电压，V_CG是控制栅电压；

(3)正STDP学习函数模型通过BBHE或者FN或者CHE编程方式实现对浮栅充入电荷，使T1和T2的转移特性曲线等幅度向右平移；其中，随着浮栅电荷增加，nFLASH管T2亚阈值区的导通电阻R_on呈现增大趋势，且是编程时间t的函数，看成导通电阻R_on与编程时间t呈现指数函数变化R_on～ae^bt，其读取电流I_D与编程时间t为I_D～ae^-bt，即为LTD特性；pFLASH管T1随着浮栅电荷量的增加，其亚阈值区的导通电阻R_on呈现降低趋势，且也是编程时间t的函数，看成导通电阻R_on与编程时间t呈现负指数函数变化R_on～ae^-bt，其读取电流I_D与编程时间t为I_D～ae^bt，即为LTP特性；此时编程时间在微秒量级；其中a，b是常数；

(4)反STDP学习函数模型通过FN擦除方式实现对浮栅电荷移除，使得T1和T2的转移特性曲线等幅度向左平移，其中，随着浮栅电荷减少，nFLASH管T2亚阈值区的导通电阻R_on呈现降低趋势，且是编程时间t的函数，看成导通电阻R_on与编程时间t呈现负指数函数变化R_on～ae^-bt，其读取电流I_D与编程时间t为I_D～ae^bt，即为LTP特性；pFLASH管T1随着浮栅电荷量的减少，其亚阈值区的导通电阻R_on呈现增大趋势，且也是编程时间t的函数，看成导通电阻R_on与编程时间t呈现指数函数变化R_on～ae^bt，其读取电流I_D与编程时间t为I_D～ae^-bt，即为LTD特性。

2.如权利要求1所述的浮栅型FLASH突触器件结构，其特征在于，所述pFLASH管T1和所述nFLASH管T2分别制作在硅衬底上的深N阱和高压P阱中，相邻器件单元之间通过STI隔离槽进行有效隔离。

3.如权利要求2所述的浮栅型FLASH突触器件结构，其特征在于，所述浮栅型FLASH突触器件单元包括作为衬底的硅基，所述衬底上部设有深N阱，深N阱内部设有高压P阱，所述pFLASH管T1和所述nFLASH管T2的有源区分别设置在深N阱和高压P阱的上部；

所述pFLASH管T1和所述nFLASH管T2的有源区正上方依次设置有隧道氧化层、作为共浮栅的N型多晶硅层、ONO介质层和控制栅。