[发明专利]移位寄存单元及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存单元，其特征在于，包括：第一输入子电路、第一输出子电路、第二输入子电路、第二输出子电路，第一选通子电路、第二选通子电路和存储子电路，所述第一输入子电路、所述第一输出子电路、所述第一选通子电路和所述第二选通子电路连接于第一节点，所述第二输入子电路、所述第二输出子电路、所述第一选通子电路和所述存储子电路的第二端连接于第二节点，所述存储子电路的第一端与所述第二选通子电路连接；

所述第一输入子电路被配置为：响应于第一时钟信号端的控制，将第一电压端与所述第一节点导通；

所述第一输出子电路被配置为：响应于所述第一节点的电位的控制，将第二电压端与所述移位寄存单元的输出端导通；

所述第二输入子电路被配置为：响应于第一时钟信号端的控制，将所述移位寄存单元的输入端与所述第二节点导通；

所述第二输出子电路被配置为：响应于所述第二节点的电位的控制，将第二时钟信号端与所述移位寄存单元的输出端导通；所述第二输出子电路包括第二输出晶体管和第二电容，所述第二输出晶体管的第一极和所述第二电容的一端均与所述第二时钟信号端连接，所述第二输出晶体管的第二极与所述移位寄存单元的输出端连接，所述第二输出晶体管的栅极和所述第二电容的另一端均与所述第二节点连接；

所述第一选通子电路被配置为：响应于所述第二节点的电位的控制，将所述第一时钟信号端与所述第一节点导通；

所述第二选通子电路被配置为：响应于所述第一节点的电位的控制，将所述第一时钟信号端与所述存储子电路的第一端导通；

其中，第一时钟信号端和第二时钟信号端交替提供有效电平信号。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述第一选通子电路包括第一选通晶体管，所述第一选通晶体管的第一极与所述第一时钟信号端连接，所述第一选通晶体管的第二极与所述第一节点连接，所述第一选通晶体管的栅极与所述第二节点连接；

所述第二选通子电路包括第二选通晶体管，所述存储子电路包括第一电容，所述第二选通晶体管的第一极与所述第一时钟信号端连接，所述第二选通晶体管的第二极与所述第一电容的第一端连接，所述第二选通晶体管的栅极与所述第一节点连接，所述第一电容的第二端与所述第二节点连接。

3.根据权利要求2所述的移位寄存单元，其特征在于，所述第一选通晶体管的宽长比大于所述第二选通晶体管的宽长比。

4.根据权利要求1至3中任一项所述的移位寄存单元，其特征在于，所述第一输出子电路包括第一输出晶体管和第三电容，所述第一输出晶体管的第一极和所述第二电压端均与所述第三电容的一端连接，所述第一输出晶体管的第二极与所述移位寄存单元的输出端连接，所述第一输出晶体管的栅极和所述第三电容的另一端均与所述第一节点连接。

5.根据权利要求1至3中任一项所述的移位寄存单元，其特征在于，所述第一输入子电路包括第一输入晶体管，所述第一输入晶体管的第一极与第一电压端连接，所述第一输入晶体管的第二极与所述第一节点连接，所述第一输入晶体管的栅极与所述第一时钟信号端连接。

6.根据权利要求1至3中任一项所述的移位寄存单元，其特征在于，所述第二输入子电路包括第二输入晶体管，所述第二输入晶体管的第一极与所述移位寄存单元的输入端连接，所述第二输入晶体管的第二极与所述第二节点连接，所述第二输入晶体管的栅极与所述第一时钟信号端连接。