[发明专利]包含屏蔽件的信号线布局以及相关方法、装置和系统

说明书

公开了包含屏蔽件的信号线布局以及相关方法、装置和系统。信号线布局可以包含被配置成用于传送多个信号的多条信号线。所述信号线布局可以进一步包含多条屏蔽线。所述多条信号线中的每条信号线可以定位成与所述多条屏蔽线中的第一屏蔽线和第二屏蔽线相邻。进一步地，第一屏蔽线可以延伸相邻信号线的长度，并且所述第二屏蔽线可以延伸小于所述相邻信号线的长度。还描述了一种包含具有一或多种信号线布局的电路系统的电子系统，以及形成信号线布局的方法。

优先权要求

本申请要求于2019年10月18日提交的针对“包含屏蔽件的信号线布局以及相关方法、装置和系统(Signal Line Layouts Including Shields,and Related Methods,Devices,and Systems)”的美国专利申请序列号16/656,907的提交日期的权益。

技术领域

本公开的实施例涉及集成电路。更具体地，各个实施例涉及包含屏蔽件的集成电路信号线布局，并且涉及相关方法、装置和系统。

背景技术

随着对现代电子产品的便携性、计算能力、存储器容量和能源效率的需求增长，集成电路(IC)正在不断地变小。因此，如电子装置和互连线宽等IC构成特征的尺寸也不断减小。

减小特征尺寸的趋势在如动态随机存取存储器(“DRAM”)、闪速存储器、非易失性存储器、静态随机存取存储器(“SRAM”)、铁电(“FE”)存储器、逻辑门阵列等存储器电路或装置中是明显的。例如，DRAM通常包括数百万个被称为存储器单元的相同的电路元件。总体上，存储器单元通常包含两种电子装置：存储电容器和存取场效应晶体管。每个存储器单元都是可以存储数据的一个二进制数字(“位”)的可寻址位置。可以通过晶体管将位写入到单元，并且通过从参考电极侧通过感测存储电极上的电荷读取所述位。通过减小构成电子装置和访问所述电子装置的导线的尺寸，可以减小并入这些特征的存储器装置的尺寸。

然而，减小的IC以及IC的导线之间的间隔可能导致导线之间的干扰增加以及信号完整性降低。因此，在IC的尺寸与性能之间存在权衡。

发明内容

本公开的各个实施例可以包含一种包含信号线布局的集成电路。所述信号线布局可以包含被配置成用于传送多个信号的多条信号线。所述信号线布局可以进一步包含多条屏蔽线。所述多条信号线中的每条信号线可以定位在所述多条屏蔽线中的第一屏蔽线与第二屏蔽线之间。进一步地，所述第一屏蔽线可以延伸相邻信号线的长度，并且所述第二屏蔽线可以延伸小于所述相邻信号线的长度。

本公开的一或多个其它实施例包含一种形成集成电路的信号线布局的方法。所述方法可以包含形成第一信号线，所述第一信号线用于传送信号。进一步地，所述方法可以包含形成第一屏蔽线，所述第一屏蔽线与所述第一信号线的第一侧相邻并且延伸至少所述第一信号线的长度。所述方法还可以包含形成第二屏蔽线，所述第二屏蔽线与所述第一信号线的第二相反侧的一部分相邻并且延伸小于所述第一屏蔽线的所述长度。

根据另一个实施例，一种形成集成电路的信号线布局的方法可以包含形成用于分别传送信号的多条信号线。所述方法还可以包含形成多条屏蔽线，使得所述多条信号线中的每条信号线部分地定位在所述多条屏蔽线的完全屏蔽件与部分屏蔽件之间的所屏蔽区域中，在所述多条屏蔽线之间所述所屏蔽区域是相等的。