[发明专利]非易失性存储器、非易失性存储器系统及读取和写入方法

说明书

本发明涉及非易失性存储器，所述非易失性存储器包括多个存储器单元和与模块，所述非易失性存储器被配置成：响应于接收到的读取地址，读取所述读取地址的存储位中耦合的至少两个存储器单元的状态，以及将读取出的所述至少两个存储器单元的状态传递到所述与模块，其中所述与模块被配置成对读取出的所述至少两个存储器单元的状态执行与运算，以获得所述读取地址中所存储的数据。本发明还涉及非易失性存储器系统、读取和写入非易失性存储器的方法。

技术领域

本发明涉及存储器技术领域，具体地涉及非易失性存储器、非易失性存储器系统和读取和写入非易失性存储器的方法。

背景技术

半导体存储器是一种在基于半导体的集成电路上实施的电子数据存储设备。半导体存储器的例子可以包括易失性存储器和非易失性存储器。易失性存储器为了保持所存储的信息需要外加电压，非易失性存储器则不需要。

非易失性存储器的例子可以包括闪速存储器(Flash Memory)、阻变式存储器(Resistive Random Access Memory，RRAM)、相变随机存储器(Phase Change RandomAccess Memory，PRAM)、导电桥接随机存储器(Conductive-Bridging Random AccessMemory，CBRAM)、铁电随机存储器(Ferroelectric Random Access Memory，FRAM)和磁阻随机存储器(Magnetic Random Access Memory，MRAM)。Flash存储器通过改变浮置栅极中的荷电状态来存储数据；RRAM使用例如复合金属氧化物的可变电阻材料来存储数据，所述复合金属氧化物的电阻值在被施加电压时改变；PRAM通过更改制造器件的物质的状态来存储数据；CBRAM使用了可编程金属元素作为固态电极来存储数据，固态电极中的金属离子的数量在施加电压时改变；FRAM使用铁电层来存储数据；并且，MRAM使用两个铁磁板形成的磁存储元件来存储数据。

近年来，提出了多种具有改善性能的半导体存储器。然而，进一步改善半导体存储器的性能一直是本领域的目标。

发明内容

本发明构思是基于认识到很多因素会导致半导体存储器(尤其是非易失性存储器)中存储的数据存在偏差。因此，本发明构思提出了通过保障数据可靠性来改善半导体存储器的性能。

根据本发明的第一方面，提供了一种非易失性存储器，其中所述非易失性存储器包括多个存储器单元和与模块，所述非易失性存储器被配置成：

响应于接收到的读取命令和读取地址，读取所述读取地址的存储位中耦合的至少两个存储器单元的状态，以及

将读取出的所述至少两个存储器单元的状态传递到所述与模块，

其中所述与模块被配置成对读取出的所述至少两个存储器单元的状态执行与运算，以获得所述读取地址中所存储的数据。

根据本发明的第二方面，提供了一种非易失性存储器，其中所述非易失性存储器包括：

第一存储器阵列和第二存储器阵列，所述第一存储器阵列和所述第二存储器阵列中的每个存储器阵列包括多个存储位，所述多个存储位中的每个存储位对应于存储器阵列的一个访问地址；

第一读取电路，所述第一读取电路与所述第一存储器阵列连接并且被配置成响应于接收到的读取命令和读取地址，读取所述第一存储器阵列中的所述读取地址的存储位的状态；

第二读取电路，所述第二读取电路与所述第二存储器阵列连接并且被配置成响应于所述读取命令和所述读取地址，读取所述第二存储器阵列中的所述读取地址的存储位的状态；

与模块，所述与模块的输入端与所述第一读取电路的输出端和所述第二读取电路的输出端连接，并且所述与模块被配置成对所述第一读取电路的输出和所述第二读取电路的输出执行与运算，以获得所述读取地址中所存储的数据。