[发明专利]存储装置的操作方法和存储系统的操作方法在审
申请号: | 202010757922.2 | 申请日: | 2020-07-31 |
公开(公告)号: | CN112306400A | 公开(公告)日: | 2021-02-02 |
发明(设计)人: | 丁相元;柳辰秀;曹贤圭 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G06F3/06 | 分类号: | G06F3/06 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 赵南;张帆 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 装置 操作方法 存储系统 | ||
一种存储装置的操作方法,该存储装置被配置为通过接口通道与外部装置通信,该存储装置的操作方法包括:从外部装置接收多个限制水平中的第一限制水平的指示符;基于包括多个限制水平与多个限制性能之间的关系的限制预定表(PDT)设置第一操作参数,使得接口通道具有多个限制性能之中的第一限制性能,第一限制性能对应于第一限制水平;通过具有第一限制性能的接口通道从外部装置接收第一输入/输出(I/O)请求,其中通过设置第一操作参数而导致第一限制性能;以及通过具有第一限制性能的接口通道处理对应于第一I/O请求的第一操作。
相关申请的交叉引用
本申请要求于2019年8月2日在韩国知识产权局提交的韩国专利申请No.10-2019-0094235的优先权,该申请的公开以引用方式全文并入本文中。
技术领域
本文所述的本发明构思的实施例涉及一种半导体存储器,并且更具体地说,涉及存储装置的操作方法以及包括主机装置和存储装置的存储系统的操作方法。
背景技术
半导体存储器装置分为易失性存储器装置或者非易失性存储器装置,在易失性存储器装置中,当断电时,存储的数据消失,诸如静态随机存取存储器(SRAM)或者动态随机存取存储器(DRAM),在非易失性存储器装置中,即使断电,存储的数据仍保留,诸如闪速存储器装置、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)或者铁电RAM(FRAM)。
闪速存储器装置正被广泛用作计算系统的大容量存储介质。由于闪速存储器的物理特性(例如,擦除后写入),在所述存储介质中执行用于管理基于闪速存储器的大容量存储介质的各种管理操作。基于闪速存储器的大容量存储介质的性能可能由于所述管理操作而改变。
发明内容
本发明构思的实施例提供了存储装置的操作方法,所述存储装置能够通过基于多个限制水平中的与主机装置的请求相对应的限制水平执行限制操作而提供改进的性能,本发明构思的实施例还提供了包括所述主机装置和所述存储装置的存储系统的操作方法。
根据示例实施例,一种被配置为通过接口通道与外部装置通信的存储装置的操作方法包括:从外部装置接收多个限制水平中的第一限制水平的指示符;基于包括所述多个限制水平与多个限制性能之间的关系的限制预定表(PDT)设置第一操作参数,使得接口通道具有所述多个限制性能中的第一限制性能,第一限制性能对应于第一限制水平;通过具有第一限制性能的接口通道从外部装置接收第一输入/输出(I/O)请求,其中通过设置第一操作参数而导致第一限制性能;以及通过具有第一限制性能的接口通道处理对应于第一I/O请求的第一操作。
根据示例实施例,一种被配置为通过接口通道与外部装置通信的存储装置的操作方法包括:从外部装置接收外部限制水平的指示符;基于内部策略确定多个内部限制水平之中的内部限制水平,内部限制水平对应于存储装置的当前状态,所述内部策略包括存储装置的多个状态与所述多个内部限制水平之间的关系;基于外部限制水平和内部限制水平确定最终限制水平;基于包括所述多个限制水平与多个限制性能之间的关系的限制预定表(PDT)设置操作参数,使得接口通道具有所述多个限制性能之中的限制性能,所述限制性能对应于最终限制水平;通过具有限制性能的接口通道从外部装置接收第一输入/输出(I/O)请求,其中通过设置操作参数而导致所述限制性能;以及通过具有限制性能的接口通道处理对应于第一I/O请求的第一操作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010757922.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:纤维素纳米纤维成型体的制造方法
- 下一篇:集成芯片及其形成方法