[发明专利]具有逻辑转物理地址架构的SPI闪存控制芯片

权利要求书

1.一种具有逻辑转物理地址架构的SPI闪存控制芯片，其特征在于，包括：

SPI协议模块，其被配置为接收来源于SPI主机的数据读写命令、待读写数据的逻辑地址以及待写入的数据，以及来源于数据缓存模块的待读取数据；将所述数据读写命令、待写入的数据发送至数据缓存模块；将数据读写命令、待读写数据的逻辑地址发送至地址映射模块；将所述待读取数据传输至SPI主机；

地址映射模块，其被配置为接收来源于所述SPI协议模块的数据读写命令、待读写数据的逻辑地址以及来源于所述数据缓存模块的逻辑物理映射表LPT；根据所述数据读写命令、所述逻辑地址、预先划分的逻辑地址区块以及逻辑物理映射表LPT将所述逻辑地址转换为物理地址并更新逻辑物理映射表LPT，以及将所述转换后的物理地址发送至微处理器模块；

微处理器模块，其被配置为接收来源于所述地址映射模块的物理地址及整理使用过的替换用物理地址并更新的逻辑物理映射表LPT；并将所述物理地址及更新的逻辑物理映射表LPT转发至数据缓存模块；

数据缓存模块，其被配置为接收来源于所述SPI协议模块的数据读写命令、待写入的数据，来源于所述微处理器模块的逻辑物理映射表LPT，以及来源于数据修正码模块的待读取数据；将数据读写命令、待写入的数据及其对应的物理地址转发至错误修正码模块；

错误修正码模块，其被配置为接收来源于所述数据缓存模块的待写入数据以及来源于所述闪存协议模块的待读取数据；将所述待写入数据加入ECC码或所述待读取数据依ECC进行错误修正后分别对应转发至所述闪存协议模块及所述数据缓存模块；

闪存协议模块，其被配置为接收并将来源于所述错误修正码模块的待写入的数据传输至外连的并口NAND Flash存储器，以及接收并将来源于外连的并口NAND Flash存储器的待写入数据传输至所述错误修正码模块。

2.根据权利要求1所述的控制芯片，其特征在于，所述逻辑物理映射表LPT中包括已使用的逻辑地址到物理地址的映射信息，以及替换用的物理地址。

3.根据权利要求2所述的控制芯片，其特征在于，所述数据缓存模块还存储有保留页表RPT，所述保留页表RPT记录有替换用物理地址的使用状态；

所述保留页RPT用于供所述地址映射模块判断替换用的物理地址是否已被使用；根据地址映射过程中的使用情况更新替换用的物理地址的使用状态，并经由所述微处理器模块更新存储至所述数据缓存模块。

4.根据权利要求3所述的控制芯片，其特征在于，所述预先划分的逻辑地址区块包括资料热区和资料冷区；所述资料热区中的逻辑地址为逻辑转物理地址定义范围，对应常态性更新资料；所述资料冷区中的逻辑地址对应非常态性更新资料或只读资料；

其中，所述常态性更新资料与所述非常态性更新资料，可通过预设的更新频率进行预先界定。

5.根据权利要求4所述的控制芯片，其特征在于，所述地址映射模块通过以下步骤将所述逻辑地址转换为物理地址：

(1)判断逻辑地址是否在资料热区内：

(11)若否，则按照逻辑地址等于物理地址的规则得到转换后的物理地址，并发送至所述微处理器模块；

(12)若是，则根据命令类型进行对应的地址转换：

(121)若命令类型为读，则：若逻辑地址未被使用过，则根据逻辑地址等于物理地址获得转换后的物理地址，否则，通过查询逻辑物理映射表LPT得到转换后的物理地址，并发送至所述微处理器模块；

(122)若命令类型为写，则根据其对应的逻辑地址是否被使用过，决定更新逻辑物理映射表LPT或进行预先设定的物理地址替换程序。