[发明专利]一种SOC芯片IO控制防止误触发的电路、方法及装置

权利要求书

1.一种SOC芯片IO控制防止误触发的电路，其特征在于：包括SOC芯片，所述SOC芯片中集成比较电路单元、计时与仲裁单元、以及IO BUFFER单元，其中比较电路单元用于监测IO电压和内核电压的跌落是否低于基准值，计时与仲裁单元用于当IO电压或内核电压跌落低于基准值时进行计时并在计时时间超过设定时限时输出使能信号至IO BUFFER单元，所述比较电路单元的输入信号为IO电压和内核电压，比较电路单元的输出连接计时与仲裁单元的输入，计时与仲裁单元的输出连接IO BUFFER单元的输入，IO BUFFER单元的输出连接受控模块单元的输入，IO电压和内核电压分别与基准电压进行比较，当其中任一电压跌落到低于其对应的基准电压后，比较电路单元输出信号至计时与仲裁单元，计时与仲裁单元启动计时，当计时时间超过设定时限，计时与仲裁单元输出使能信号至IO BUFFER单元关闭IOBUFFER单元的输出。

2.根据权利要求1所述的一种SOC芯片IO控制防止误触发的电路，其特征在于：所述比较电路单元包括电压比较器以及双基准电压单元，其中双基准电压单元用于产生两个基准电压，电压比较器为双路电压比较器，一路输入信号为IO电压和基准电压，用于比较IO电压跌落是否低于基准电压，另一路输入信号为内核电压和基准电压，用于比较内核电压跌落是否低于基准电压。

3.根据权利要求1所述的一种SOC芯片IO控制防止误触发的电路，其特征在于：所述计时与仲裁单元包括计时单元、仲裁单元以及配置单元，其中计时单元的输入连接比较电路单元的输出，计时单元的输出连接仲裁单元的输入，接仲裁单元的输出连接IO BUFFER单元的输入，配置单元的输出分别连接计时单元和仲裁单元输入；所述计时单元为硬件计时单元，用于计时，仲裁单元为硬件仲裁单元，用于判断计时时间是否超过设定时限，进而输出使能信号，配置单元用于配置计时单元和仲裁单元的具体参数。

4.根据权利要求1-3任一所述的一种SOC芯片IO控制防止误触发的电路的控制方法，其特征在于：包括以下步骤：

S1)通过电压监控电路监测SOC芯片的IO电压和内核电压的是否出现跌落，当IO电压或内核电压中的任一电压出现跌落时，启动硬件计时器计时；

S2)当硬件计时器计时超过设定时限也即电压跌落时间超过设定时限时，关闭导致受控模块单元不正常发出有效信号的Trigger_Ctrl信号。

5.根据权利要求4所述的控制方法，其特征在于：步骤S1中所述电压监控电路为电压比较电路，IO电压和内核电压分别与基准电压进行比较，当IO电压或内核电压中的任一电压跌落至低于与其比较的基准电压时，启动硬件计时器计时。

6.一种SOC芯片IO控制防止误触发的装置，其特征在于：包括板级供电单元、SOC芯片以及受控模块单元，其中板级供电单元的输出连接SOC芯片以及受控模块单元的电源输入端，为SOC芯片以及受控模块单元供电，SOC芯片输出Trigger_Ctrl连接受控模块单元；所述SOC芯片中集成比较电路单元、计时与仲裁单元、以及IO BUFFER单元，其中比较电路单元的输入信号为IO电压和内核电压，比较电路单元的输出连接计时与仲裁单元的输入，计时与仲裁单元的输出连接IO BUFFER单元的输入，IO BUFFER单元的输出连接受控模块单元的输入，IO电压和内核电压分别与基准电压进行比较，当其中任一电压跌落到低于其对应的基准电压后，比较电路单元输出信号至计时与仲裁单元，计时与仲裁单元启动计时，当计时时间超过设定时限，计时与仲裁单元输出使能信号至IO BUFFER单元关闭IO BUFFER单元的输出。

7.根据权利要求6所述的一种SOC芯片IO控制防止误触发的装置，其特征在于：所述比较电路单元包括电压比较器以及双基准电压单元，其中双基准电压单元用于产生两个基准电压，电压比较器为双路电压比较器，一路输入信号为IO电压和基准电压，用于比较IO电压跌落是否低于基准电压，另一路输入信号为内核电压和基准电压，用于比较内核电压跌落是否低于基准电压。

8.根据权利要求6所述的一种SOC芯片IO控制防止误触发的装置，其特征在于：所述计时与仲裁单元包括计时单元、仲裁单元以及配置单元，其中计时单元的输入连接比较电路单元的输出，计时单元的输出连接仲裁单元的输入，接仲裁单元的输出连接IO BUFFER单元的输入，配置单元的输出分别连接计时单元和仲裁单元输入；所述计时单元为硬件计时单元，用于计时，仲裁单元为硬件仲裁单元，用于判断计时时间是否超过设定时限，进而输出使能信号，配置单元用于配置计时单元和仲裁单元的具体参数。