[发明专利]数据流架构神经网络芯片的数据传输的控制方法及系统

权利要求书

1.一种数据流架构神经网络芯片的数据传输的控制方法，其特征在于，包括：

第一寄存器接收控制模块根据待写入数据生成的写控制信号；

所述第一寄存器将所述写控制信号传输给第二寄存器；

第一片上存储区块接收所述第一寄存器基于所述写控制信号发送的第一写数据；

第二片上存储区块接收所述第二寄存器基于所述写控制信号发送的第二写数据；

其中，所述第一写数据和所述第二写数据不相同，所述第一写数据和所述第二写数据合并的数据量为所述待写入数据的总数据量；

所述待写入数据存储在数据流架构神经网络芯片的片外存储器中，所述数据流架构神经网络芯片的片外存储器和数据流架构神经网络芯片的片内存储器通过所述控制模块进行数据传输，所述片内存储器包括所述第一寄存器、所述第二寄存器、所述第一片上存储区块以及所述第二片上存储区块。

2.如权利要求1所述的数据流架构神经网络芯片的数据传输的控制方法，其特征在于，所述写控制信号包括写使能信号、写地址和与每个片上存储区块对应的写数据。

3.如权利要求2所述的数据流架构神经网络芯片的数据传输的控制方法，其特征在于，在所述第二片上存储区块基于所述写控制信号接收所述第二寄存器发送的第二写数据之后，还包括：

第三寄存器接收所述控制模块生成的读控制信号；

所述第三寄存器将所述读控制信号发送给第四寄存器；

所述第三寄存器发送所述读控制信号给所述第一片上存储区块，所述第四寄存器发送所述读控制信号给所述第二片上存储区块；

所述第一片上存储区块基于所述读控制信号向所述数据流架构神经网络芯片的计算模块发送所述第一写数据；

所述第二片上存储区块基于所述读控制信号向所述计算模块发送所述第二写数据；

其中，所述第三寄存器和所述第四寄存器为所述片内存储器。

4.如权利要求3所述的数据流架构神经网络芯片的数据传输的控制方法，其特征在于，所述读控制信号包括读使能信号和读地址。

5.如权利要求4所述的数据流架构神经网络芯片的数据传输的控制方法，其特征在于，所述写使能信号通过所述第一寄存器和所述第二寄存器复制得到至少两个所述写使能信号，所述读使能信号通过所述第三寄存器和所述第四寄存器复制得到至少两个所述读使能信号。

6.如权利要求1所述的数据流架构神经网络芯片的数据传输的控制方法，其特征在于，在所述第一寄存器将所述写控制信号传输给第二寄存器之前，还包括：

判断片上存储区块的数量是否大于预设数量；

响应于所述片上存储区块的数量大于所述预设数量的判断结果，所述第一寄存器将所述写控制信号传输给所述第二寄存器。

7.一种数据流架构神经网络芯片的数据传输的控制系统，其特征在于，包括：

第一寄存器、控制模块、第二寄存器、第一片上存储区块和第二片上存储区块；

所述第一寄存器和所述控制模块电连接，所述第一寄存器设置为接收所述控制模块根据待写入数据生成的写控制信号；

所述第一寄存器和所述第二寄存器电连接，所述第一寄存器还设置为将所述写控制信号传输给所述第二寄存器；

所述第一片上存储区块和所述第一寄存器电连接，所述第一片上存储区块设置为接收所述第一寄存器基于所述写控制信号发送的第一写数据；

所述第二片上存储区块和所述第二寄存器电连接，所述第二片上存储区块设置为接收所述第二寄存器基于所述写控制信号发送的第二写数据；

其中，所述第一写数据和所述第二写数据不相同，所述第一写数据和所述第二写数据合并的数据量为所述待写入数据的总数据量；

所述待写入数据存储在数据流架构神经网络芯片的片外存储器中，所述数据流架构神经网络芯片的片外存储器和数据流架构神经网络芯片的片内存储器通过所述控制模块进行数据传输，所述片内存储器包括所述第一寄存器、所述第二寄存器、所述第一片上存储区块以及所述第二片上存储区块。