[发明专利]基于FPGA实现CVBS信号解码显示的方法

权利要求书

1.一种基于FPGA实现CVBS信号解码显示的方法，其特征在于，包括模拟信号解码模块、DVI信号解码模块、多通道视频信号切换模块、显示驱动模块和显示终端；其中，

模拟信号解码模块用于复合模拟视频信号解码控制，将CVBS输入信号解码成TTL1信号并传递至多通道视频信号切换模块；

DVI信号解码模块用于实现差分信号解码功能，将DVI_1输入信号和DVI_2输入信号解码成TTL2信号和TTL3信号并传递至多通道视频信号切换模块；

多通道视频信号切换模块用于实现多种视频信号自适应切换功能，将时序信号传递给显示驱动模块；

显示驱动模块用于实现任意分辨率转换显示控制，以将输出信号显示在显示终端上。

2.根据权利要求1所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，模拟信号解码模块通过对PAL制式的模拟信号CVBS进行视频解码，将模拟信号转换成8位的YCbCr4:2:2的视频数据流，数据流包含SAV、EAV、1440字节的视频数据以及280字节的消隐数据；其中，SAV和EAV为视频基准信号，表示采样的数据是否为有效视频数据。

3.根据权利要求2所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，SAV为行数据开始信号，EAV为行数据结束信号。

4.根据权利要求3所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，针对模拟信号每行数据格式提取亮度和色度信号，当判断字节有效时，开始对数据进行提取，字节有效的同时启动H_cnt计数；其中，

当H_cnt对4取余的结果为0时，采集蓝色数据位Cb；当H_cnt对4取余的结果为1时，采集亮度数据为Y；当H_cnt对4取余的结果为2时，采集红色数据位Cr；当H_cnt对4取余的结果为3时，采集亮度数据位Y。

5.根据权利要求4所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，包含色度和亮度的数据流采集完成后，需将数据流运算转化成RGB格式的TTL信号，其中，计算公式为：

R10＝1196*Y+1639*Cr–915761

G10＝1196*Y-402*Cb-835*Cr+556922

B10＝1196*Y+2072*Cb–1137272。

6.根据权利要求1所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，DVI信号解码模块通过专用解码芯片将两路DVI信号转换为数字RGB信号，同时产生相应的行、场同步信号和像素时钟信号，并通过配置实现与外界信号线缆长度的匹配，以避免传输干扰，支持长线无损视频信号传输。

7.根据权利要求1所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，多通道信号切换模块通过判断3通道视频输入的VS，当检测VS有上升沿和下降沿正常变换时，则判断输入信号正常，同时输出标志位S1_flag、S2_flag、S3_flag信号，标志位为高电平时代表有视频信号输入，标志位为低电平时代表无视频信号输入，标志位分别对应信号通道CVBS、DVI_1、DVI_2，逻辑程序会对标志位进行依次检测，优先级最高的为S1_flag，其次S2_flag，再次S1_flag，通过判断标志位的电平状态，将有视频数据的通道送入显示驱动模块，当判断视频通道无输入时，则产生内部相应的指示字符送入显示驱动模块，用于提示用户终端当前信号通道状态。

8.根据权利要求1所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，显示驱动模块通过对输入的模拟复合信号进行隔行转逐行以及升频操作，输出至显示终端，CVBS复合模拟信号标准为720*576@50hz，且信号传输分为奇偶场；复合信号每行数据中的基准信号携带该行视频的场信息，其中，F为0表示偶场，F为1表示奇场，场数据有效的时启动V_cnt计数,当V_cnt计数为偶数时，此时数据缓存至偶地址，当V_cnt计数为奇数时，此时数据缓存值奇地址，有效数据读取时则按照地址依次读取，即可完成隔行转逐行以及升频操作。

9.根据权利要求8所述的基于FPGA实现CVBS信号解码显示的方法，其特征在于，显示驱动模块包含两片DDR存储器，能够同步完成视频信号缩放功能，可对输入的任意分辨率视频信号进行自适应调整显示。