[发明专利]一种ZQ校准器、方法及存储器

说明书

本发明提供一种ZQ校准器、方法及存储器。该ZQ校准器，包括的系统命令选择模块、时钟选择模块以及ZQ校准处理模块，通过时钟选择模块根据所述第一标识信息和所述第一时钟信息，确定分配给每个颗粒进行ZQ操作的时钟信息，以及系统命令选择模块根据所述第二标识信息和所述系统ZQ指令信息确定输出的ZQ操作指令信息，接着，ZQ校准处理模块根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作，实现每个颗粒在JEDEC提供的ZQ校准周期内依次进行ZQ操作，从而可以实现通过一个端口ZQ实现对多颗颗粒的内部电阻值进行校准。

技术领域

本发明涉及DRAM存储器校准，具体为一种ZQ校准器、方法及存储器。

背景技术

为了满足人们对动态随机存取存储器(Dynamic Random Access Memory，DRAM)处理速度越来越快的要求，人们在DRAM存储器的存储芯片内设置片内终结(On-DieTermination，简称为ODT)电阻，以减少信号在终端的反射，从而实现较高的内存时钟频率速度。然而，人们发现ODT电阻的电阻值随着温度产生变化，因此，采用ZQ校准可以对ODT电阻进行校准，具体的，如图1所示，在DRAM存储器上设置一个新的端口，即端口ZQ，端口ZQ的一端连接存储芯片，并在该端口ZQ另一端上连接一外部电阻，例如，一个240欧姆的低公差参考电阻，同时通过片上校准引擎来校验ODT电阻，也就是说，当系统发出这一指令之后，按照固态技术协会JEDEC指定的ZQ校准周期对ODT电阻进行校准。

为了提高生产存储芯片的良率以及成本，人们通常一次性流片生产多个存储芯片，同时为了实现大容量DRAM存储器，可以将两颗存储芯片封装在一起，比如设计一个1G的存储芯片，然后将两个1G存储芯片封装在一起产生一个2G的DRAM存储器。

然而，按照固态技术协会JEDEC对DRAM存储器提供的ZQ校准要求，发明人发现现有技术无法通过一个端口ZQ实现对两颗存储芯片的ODT电阻进行校准。

发明内容

针对现有技术中存在的问题，本发明提供一种ZQ校准器、方法及存储器。

本发明是通过以下技术方案来实现：

本发明提供一种ZQ校准器，包括：系统命令选择模块、时钟选择模块以及ZQ校准处理模块，所述系统命令选择模块的输出端与所述ZQ校准处理模块的第一输入端连接，所述时钟选择模块的输出端与所述ZQ校准处理模块的第二输入端连接；

所述时钟选择模块，用于获取第一标识信息和第一时钟信息，并根据所述第一标识信息和所述第一时钟信息，确定分配给颗粒进行ZQ操作的时钟信息，所述第一标识信息携带用于ZQ操作的颗粒数的信息；

所述系统命令选择模块，用于获取系统ZQ指令信息和第二标识信息，根据所述系统ZQ指令信息，获取延迟ZQ指令信息，并根据第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出的ZQ操作指令信息，所述ZQ操作指令信息包括所述系统ZQ指令信息或所述延迟ZQ指令信息，所述第二标识信息包括所述第一标识信息以及颗粒标识的信息；

所述ZQ校准处理模块，用于根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作。

进一步的，所述时钟选择模块包括：时钟选择单元以及时钟转换单元，其中，所述时钟转换单元的输出端与所述时钟选择单元的第一输入端连接，所述时钟选择单元的输出端与所述ZQ校准处理模块的第二输入端连接；

所述时钟转换单元，用于获取所述第一时钟信息，并对所述第一时钟信息进行转换，以获得第二时钟信息；

所述时钟选择单元，用于获取所述第一标识信息、所述第一时钟信息和所述第二时钟信息，并根据所述第一标识信息，确定输出所述第一时钟信息或所述第二时钟信息。