[发明专利]基于分段线性脉冲神经元网络的FPGA实现方法

说明书

本发明实施例公开了基于分段线性脉冲神经元网络的FPGA实现方法，包括：根据二维分段线性脉冲神经元模型构建神经元电路，以通过所述神经元电路进行输入信息的整合与输出，所述二维分段线性脉冲神经元模型包括神经元的膜电位的表达式和恢复变量的表达式；根据所述神经元电路按照随机耦合结构进行扩展、配置脉冲编码与解码单元生成脉冲神经网络的通信电路。本发明占用了较低的硬件资源，能够在模拟呈现丰富的神经形态动力学同时，可以更高的硬件计算效率工作，便于扩展至大规模脉冲神经网络的硬件架构实现和通信系统的动态仿真。

技术领域

本发明实施例涉及神经网络技术领域，具体涉及基于分段线性脉冲神经元网络的FPGA实现方法。

背景技术

为模拟生物信息编码的机制和探索生物信息处理的动态过程，进而模仿出真实的大脑信息处理进程，研究者们提出了人工神经网络(Artificial Neural Network,ANN)。人工神经网络是受生物神经元组织和功能启发的数学模型，可以自动地近似最能够表征数据的任何函数形式，被广泛用于解决许多预测和决策建模问题。作为第三代人工神经网络的脉冲神经网络(Spiking Neural Network，SNN)由于其与人脑相似的独特信息处理机制与高性能的计算效能，目前受到了研究学者们的广泛关注。

脉冲神经网络的实质是通过获取活体生物组织的线索特征来模拟真实生物神经元的信息处理方式和动态过程，实现生物学上的真实性并建立定量分析模型。从这个角度来看，它更关注神经动力学特性的深入研究，而不仅仅是分析神经网络的宏观变量。因此，与基于脉冲频率编码信息的传统人工神经网络相比，脉冲神经网络拥有更强大的计算能力，非常适合于实现复杂时空模式的处理问题，在信息处理、生物医学、社会经济等领域中有良好高效的应用检验。

当前，脉冲神经网络的实现方法可以归为软件实现和硬件实现两种方法。软件实现主要通过编写代码运行程序，以及仿真软件进行模拟测试，存在的问题是执行速度较慢，无法对大规模脉冲神经网络进行实时运算，并且系统的可扩展性较差。因此，更多的科研人员投身于脉冲神经网络的硬件实现方法研究，以输出低功耗、低时钟频率、高性能的硬件技术成果为核心目标。由于脉冲神经网络模型处理信息的复杂性，对于脉冲神经网络的硬件实现，需要研究全新的硬件架构。

目前对于神经形态硬件系统的实现方法和设计原理可分为硬件系统从高层次上分为模拟电路(Analog Circuitry)，数字系统(Digital Systems)和模拟/数字的混合实现(Mixed Analog/Digital)这三种实现方法。其中数字系统的实现设备主要分为两大类，分别是FPGA、完全定制或专用集成电路(Application Specific Integrated Circuit，ASIC)芯片。实现脉冲神经元/网络FPGA硬件架构的主要技术是基于脉冲神经网络的理论研究成果对其进行硬件重构，并实时模拟脉冲神经网络中脉冲的发放、传递及处理过程。应用FPGA技术设计与实现人工神经网络，从而模拟生物神经系统的结构和功能，主要包含两个方面：(1)构建神经元电路,负责完成输入信息的整合与输出等计算任务；(2)构建连接与通信电路，负责计算单元的通信互连，实现数据资源的信息交互，并形成特定的网络拓扑结构。

目前脉冲神经网络的硬件实现中，由于一方面只是考虑整体网络架构的时效性而直接使用一维神经元模型，而另一方面在实现多维神经元模型观察神经形态动力学特性时，只是简单地分段线性近似微分方程的函数曲线，所以在脉冲神经元模型硬件实现的同时，损失了一定的神经形态动力学特性。

发明内容

本发明实施例的目的在于提供基于分段线性脉冲神经元网络的FPGA实现方法，用以解决现有脉冲神经元模型硬件实现时损失了一定的神经形态动力学特性的问题。

为实现上述目的，本发明实施例主要提供如下技术方案：