[发明专利]用于减少半导体装置中存取装置亚阈值泄漏的设备和方法

说明书

本申请涉及用于减少半导体装置中存取装置亚阈值泄漏的设备和方法。在一些实例中，非作用字线电压控制IWVC电路可以被配置成在激活多个存储体中的一个存储体之后的某一持续时间之后向与所述存储体相关联的相应子字驱动器提供非作用电势(从默认关断状态字线电压VNWL到低于所述默认VNWL的减小电压VNWL)。所述IWVC电路还可以被配置成响应于对所述存储体进行预充电而向相应子字驱动器提供所述默认VNWL。所述IWVC电路可以包含复用器，所述复用器耦合到所述子字驱动器并且被配置成响应于VNWL控制信号而向所述相应子字驱动器提供所述默认VNWL或所述减小电压VNWL。所述IWVC电路还可以包含时间控制电路，所述时间控制电路被配置成响应于时钟信号和时间控制信号而提供所述VNWL控制信号。

技术领域

本公开涉及半导体装置，特别涉及用于减少半导体装置中存取装置亚阈值泄漏的设备和方法

背景技术

半导体存储器装置(例如，DRAM(动态随机存取存储器))包含具有在字线和位线之间的交叉处设置的存储器单元的存储器单元阵列。半导体存储器装置可以包含分层结构的主字线和子字线。主字线是位于上层的字线，并且由行地址的第一部分选择。子字线是位于下层的字线，并且基于相对应的主字线(MWL)和字驱动器线(FX)来选择，所述字驱动器线由行地址的第二部分选择。

由于半导体制造中的阵列存取装置的缩减(例如，晶体管电路的间距尺寸变小以及需要重新平衡注入物的掺杂)，固有的存取装置关断状态泄漏增加。这种存取装置IOFF泄漏的增加可能导致存储器装置的可靠性降低。例如，当感测放大器将位线驱动到“0”时，可能会影响存储数据“1”的单元。这种存取装置IOFF泄漏的增加已限制了存储器单元的进一步缩放。因此，减少存取装置IOFF泄漏是所期望的。

发明内容

本申请的一方面涉及一种设备，其包括：多个子字线；多个子字驱动器，其被配置成响应于激活命令而以作用电压来驱动所述多个子字线中的一个选择子字线并以非作用电压来驱动所述多个子字线中的未选择子字线；和非作用字线电压控制电路，其耦合到所述多个子字线驱动器中的每一个，所述非作用字线电压控制电路被配置成响应于所述激活命令而将所述非作用电压从第一关断状态字线电压(VNWL)移位到低于所述第一VNWL的第二VNWL。

本申请的另一方面涉及一种设备，其包括：多个字驱动器，其被配置成驱动耦合到存储器单元阵列的多个字驱动器线；非作用字线电压控制电路，其被配置成向所述多个字驱动器提供关断状态字线电压(VNWL)，并且进一步被配置成：响应于激活信号而将所述VNWL从第一电压切换到第二电压，其中所述第二电压是从所述第一电压减小的电压。

本申请的另一方面涉及一种设备，其包括：多个存储体；和多个子字驱动器，每个子字驱动器分别耦合到多个存储体中的一个存储体，并且被配置成向所述存储体提供子字线信号，其中每个子字驱动器包括：电路，其被配置成接收主字信号和字线驱动信号，并且被配置成响应于作用主字信号而向所述子字线信号提供所述字线驱动信号的电压并响应于非作用主字信号而向所述子字线信号提供非作用电势；其中所述非作用电势响应于第一存储体的激活而被提供第一关断状态字线电压(VNWL)，并且在所述第一存储体的所述激活之后的某一持续时间之后提供第二VNWL，其中所述第二VNWL是低于所述第一VNWL的电压。

本申请的又一方面涉及一种方法，其包括：激活多个存储体中的一个存储体；响应于激活所述多个存储体中的所述存储体而向与所述存储体相关联的字驱动器提供作用激活信号；响应于激活所述存储体而提供第一关断状态字线电压(VNWL)作为与所述存储体相关联的所述字驱动器的非作用电势；响应于对所述存储体进行预充电而向与所述存储体相关联的所述字驱动器的所述非作用电势提供第二VNWL；其中所述第一VNWL是低于所述第二VNWL的负电压。

附图说明

图1是根据本公开中描述的一些实例的半导体装置的框图。

图2是根据本公开中描述的一些实例的半导体装置的示范性布局的图。