[发明专利]应用于SoC芯片的控制总线时序的装置

说明书

本申请实施例提供一种应用于SoC芯片的控制总线时序的装置，用以解决共享总线长距离、高扇出的问题，涉及SoC芯片技术领域。该方法中，在信息生成模块中克隆相同的物理地址、写数据、写有效逻辑产生电路，通过增加触发器模块的数量，产生每一路的业务处理模块所需要的专属的物理地址、写数据、写有效信号，在分别与输出给各个业务处理模块专属的选通信号，组合在一起形成新的CTL总线输出信号，在触发器模块与业务处理模块之间增加管道延迟模块，对信息生成模块生成的业务处理模块的专属信息进行管道延迟操作，信息采集模块采集业务处理模块的读数据请求，该读数据请求由协议转换模块转换成OCP协议。

技术领域

本申请涉及大规模SoC芯片中控制总线高速时序设计物理实现技术领域，特别涉及种应用于SoC芯片的控制总线时序的装置。

背景技术

在SoC芯片领域中，通常使用地址核标准(Open Core Protocol，OCP)总线，由于芯片中有大量的自研的视频后处理模块，需要进行高效同步寄存器配置，所以现有技术中采用了由OCP主机总线经过控制总线转换为星型共享控制总线的方法，该方法的传输距离长，会引入高扇出和时序违例等物理实现问题，从而影响时序收敛时间，造成实际项目时间变长，增加成本。

发明内容

本申请的目的是提供一种应用于SoC芯片的控制总线时序的装置。用以解决以下问题：在尽量少的修改下，来解决传输距离长时引入的高扇出和时序违例等物理实现问题。

本申请实施例提供一种应用于SoC芯片的控制总线时序的装置，CTL总线上设置有信息生成模块、信息采集模块、协议转换模块、触发器模块、第一管道延迟模块、与所述触发器模块一一对应的业务处理模块，其中：

所述信息生成模块，用于生成所述业务处理模块的专属信息，并将所述专属信息存储到所述触发器模块，所述专属信息包括物理地址、写数据、写有效和选通信号；

所述第一管道延迟模块设置在所述触发器模块和所述业务处理模块之间，用于将所述专属信息进行管道延迟操作后发送给所述业务处理模块；

所述业务处理模块，用于获取所述专属信息执行相应的业务操作，并在需要执行读操作时，发送CTL协议的读数据请求给所述信息采集模块；

所述信息采集模块，用于采集所述业务处理模块的所述读数据请求并将所述读数据请求传输给所述协议转换模块；

所述协议转换模块，用于将所述读数据请求转换成OCP协议的请求后输出到OCP协议总线上。

在一个实施例中，所述信息生成模块、所述信息采集模块、所述触发器模块，以及所述协议转换模块设置在第一单元中，所述CTL总线上还设置有，内部寄存器模块和第二管道延迟模块，其中：

所述内部寄存器模块，与所述第一单元通信连接，用于与所述第一单元进行信息交互；

所述第二管道延迟模块，设置在所述第一单元和所述内部寄存器模块之间，用于将所述第一单元传输给所述内部寄存器模块的数据进行管道延迟操作。

在一个实施例中，所述内部寄存器模块采用通信协议为CTL通信协议；所述内部寄存器模块与所述信息采集模块具有相同的CTL协议接口。

在一个实施例中，当所述装置具有多个所述业务处理模块时，各业务处理模块对应的所述第一管道延迟模块与所述第二管道延迟模块的管道延迟参数均相同。

在一个实施例中，在所述CTL总线上各个所述业务处理模块与所述CTL总线之间采用点对点的拓扑结构，各个所述业务处理模块物理传输距离均相等。

在一个实施例中，其特征在于所述管道延迟参数为所述业务处理模块和相应的触发器模块之间的物理传输距离与一级管道延迟所传输的距离的比值。