[发明专利]用于1~2倍间任意倍数抽取的抗干扰抽取器及其设计方法

说明书

用于1～2倍间任意倍数抽取的抗干扰抽取器及其设计方法。抗干扰抽取器，包括抗混叠低通滤波器和多项式插值滤波器；设计方法包括：确定抗混叠低通滤波器和多项式插值滤波器的通带截止频率；确定抗混叠低通滤波器的阻带截止频率和多项式插值滤波器的第一阻带频率范围；确定多项式插值滤波器使用的多项式的个数和阶数；计算抗混叠低通滤波器和多项式插值滤波器的系数；计算抗干扰抽取器的幅频响应；判断幅频响应在干扰频带内是否达到预设的干扰抑制水平阈值：若未达到，则重新执行上述步骤；若达到，则抗干扰抽取器设计成功。通过该方法设计的抗干扰抽取器结构简单，实现方便，且能有效抑制干扰。

技术领域

本发明涉及数字信号处理领域，尤其涉及多速率信号处理，具体地说，与一种用于1～2倍间任意倍数抽取的抗干扰抽取器及其设计方法相关。

背景技术

数字下变频器(DDC)是全数字通信接收机的重要组成部分。它通常由一个级联积分梳状滤波器(CIC)、多个半带抽取器和一个多项式插值滤波器组成，其中，CIC用于实现大整数倍抽取，半带抽取器用于实现2倍抽取，多项式插值滤波器用于实现1～2倍抽取。

其中，多项式插值滤波器通常采用经典的Farrow滤波器结构来实现，如图 1和图2所示。

然而，仅采用一个多项式插值滤波器来实现1～2倍抽取是存在缺陷的：在抽取后，某个特定频带内的干扰信号会混入基带信号的频带内，造成干扰。具体的，如图3所示的情况，其中涉及的信号带宽均为归一化带宽，假设抽取前基带信号的带宽为B，基带信号的频带分布为[-B,B]，多项式插值滤波器的抽取倍数为 x,x∈[1,2]。根据多速率信号处理理论可知，对基带信号进行x倍抽取后，其带宽会展宽至xB，从而其频带分布范围扩大为[-xB,xB]。因为多项式插值滤波器对信号的抽取是通过重采样方式实现的，根据采样定理可知，对信号进行重采样后，频带[1-xB,1+xB]内的信号(如果存在的话)会混入基带信号的频带范围内，造成干扰。而频带[1-xB,1+xB]内的信号正是由频带内的信号经过x倍抽取后得到的。因此，频带就是干扰信号的分布区间。

当x在区间[1,2]上任意取值时，干扰信号的频带范围是所有频带区间的并集，即

其中，∪表示集合的并集。因此，为了保证基带信号在抽取后不受其他信号的干扰，抽取器需要滤出频带内的所有信号。

发明内容

针对上述现有技术不足，本发明提供一种用于1～2倍间任意倍数抽取的抗干扰抽取器及其设计方法，通过该方法设计的抽取器结构简单，实现方便，且能够有效抑制干扰。

为了实现本发明的目的，拟采用以下方案：

一种用于1～2倍间任意倍数抽取的抗干扰抽取器的设计方法，其特征在于，所述抗干扰抽取器，包括：抗混叠低通滤波器和多项式插值滤波器；

所述设计方法，包括步骤：

S100，确定抗混叠低通滤波器和多项式插值滤波器的设计参数，包括步骤：

根据输入信号的归一化带宽确定抗混叠低通滤波器的通带截止频率和多项式插值滤波器的通带截止频率；

在预定频率范围内选取两个频率值，根据其中一个频率值确定抗混叠低通滤波器的阻带截止频率，根据其中另一个频率值确定多项式插值滤波器的第一阻带频率范围；

确定多项式插值滤波器使用的多项式的个数和阶数；

S200，计算抗混叠低通滤波器和多项式插值滤波器的系数；

S300，分别计算出抗混叠低通滤波器和多项式插值滤波器的幅频响应，将抗混叠低通滤波器的幅频响应与多项式插值滤波器的幅频响应按频点对应相乘，得到抗干扰抽取器的幅频响应；

S400，判断抗干扰抽取器的幅频响应在干扰频带内的干扰抑制能力是否达到预设的干扰抑制水平阈值：