[发明专利]一种基于多通道ADC和FPGA的同步采集处理卡系统

权利要求书

1.一种基于多通道ADC和FPGA的同步采集处理卡系统，其特征在于，包括时钟管理单元、多片ADC芯片、两片FPGA芯片、多组DDR3芯片、电源分配网络，所述时钟管理单元产生多路同步采样时钟和参考时钟，所述多片ADC芯片用于对SMP接入的中频信号进行采集和转换，所述多片ADC芯片与FPGA1通信，所述FPGA1与FPGA2之间通信，所述FPGA1通过板卡的高速VPX连接器将采样数据实时输出，所述FPGA2通过板卡的高速VPX连接器与控制计算机或者另一个同步采集处理卡通信。

2.根据权利要求1所述的一种基于多通道ADC和FPGA的同步采集处理卡系统，其特征在于，所述时钟管理单元包括一个100MHz晶振、一个压控振荡器VCXO芯片和一个低相噪支持JESD204B的锁相环PLL芯片，通过时钟管理单元将采样时钟和参考时钟做等长处理后分配给多片ADC芯片，每一片ADC芯片对应一路采样时钟和一路参考时钟，同时为FPGA1和FPGA2提供同步数据接收时钟；

时钟管理单元能够产生最高2500MHz的多路采样时钟，每一路输出时钟具有相同的相位且时钟相位独立调节；

时钟管理单元对板卡外输出差分参考时钟，且接收板卡外输入的差分参考时钟，用于扩展板卡间的同步级联使用。

3.根据权利要求1所述的一种基于多通道ADC和FPGA的同步采集处理卡系统，其特征在于，所述多片ADC芯片上的SMP接入的多路中频信号通过VPX连接器的P2和P6接口，通过射频电缆连接到板上的多路SMP连接器，每一路SMP连接器对应一片ADC，通过SMP将多路中频信号分别传输给多片ADC芯片，中频信号经过前端变压器耦合，由单端信号转换为差分信号，再输入ADC芯片，ADC芯片采样率最高为14bit/1000Msps或者12bit/2500Msps采样，多片ADC芯片采样数据通过JESD204B协议输入FPGA1处理，时钟和数据的同步接收在FPGA1中完成，FPGA1经过FFT进行时频分析，并根据电平大小触发数据采集、存储和转发。

4.根据权利要求1所述的一种基于多通道ADC和FPGA的同步采集处理卡系统，其特征在于，所述FPGA1选用Virtex-7系列的XC7VX690T-2FFG1927I芯片，所述FPGA1用于接收多片ADC芯片输出的多路采样数据并进行处理，将触发采集的数据缓存到DDR3存储器或者经VPX连接器直接输出，同时将处理后的数据传输给FPGA2；

所述FPGA2选用Virtex-7系列的XC7K325T-2FFG900I芯片，用于将FPGA1送入的数据进一步运算，并将运算结果缓存打包后传输给上位机，所述FPGA2也将上位机的各种控制指令和数据转发到FPGA1；

所述FPGA1和FPGA2之间通过一组GTX-X4连接，所述FPGA1和FPGA2之间还包括至少二十对LVDS并行连接，FPGA1和FPGA2的JTAG串成菊花链形式，JTAG调试接口采用J30J连接器，输出到板卡的前面板。

5.根据权利要求1所述的一种基于多通道ADC和FPGA的同步采集处理卡系统，其特征在于，所述FPGA1通过一组GTX-X8高速串行总线，连接到板卡的VPX连接器的P3端口，将数据实时输出；

所述FPGA2通过两组GTX-X4高速串行总线，连接到板卡的VPX连接器的P1端口，与控制计算机或者另一个同步采集处理卡通信；

高速串行总线GTX的每条lane的线速率最高为6.25Gbps，满足最高5GB/s的数据传输要求。

6.根据权利要求1所述的一种基于多通道ADC和FPGA的同步采集处理卡系统，其特征在于，所述FPGA1和FPGA2分别外挂两组DDR3存储器，每一组所述DDR3存储器容量为128MB到512MB，数据位宽为32bit，两组DDR3组合为一组数据位宽为64bit的存储器，所述的多组DDR3存储器用于缓存ADC芯片的采样数据或者信号处理结果。